I have a test on sense amplifier in DRAM. This is the only video I could find that explains the operation carefully. I could still grasp most of the information with my minimal Korean knowledge. Glad I took a few Korean classes. 감사합니다 잘 설명해 주셨어요
혼자 공부할 때는 막막했는데 이 강의를 통해 이해하게 되네요 감사합니다ㅎㅎ 질문이 한 가지 있습니다. SA가 일어날 때 WL에 전압이 걸리면 BL뿐만 아니라 /BL 와 연결된 DRAM 소자도 게이트가 On 상태가 되는데 SAN을 통해 생기는 전류가 /BL로 흐르면 그 Line과 연결된 DRAM 소자에도 영향을 주는게 되는데 혹시 막는 장치가 따로 있는 건가요?
대박입니다.. 재료과라 리플레시 원리가 너무 궁금했는데 완벽히 이해는 못해도 이런 느낌이구나는 짐작할 수 있게 되었습니다. 추상적인 느낌이 구체적으로 변한 것 같습니다! 그런데 궁금한데 한가지 있습니다! SAN와 SAP는 어떻게 O과 Vdd로 전압을 내리고 올릴 수 있는 건가요? SAN과 SAP 둘다 BL에 걸려있는게 아닌가요?
정말 이해가 잘 가는 영상입니다! 면접 공부중에 정말 도움이 많이 되었습니다. 영상중에 궁금함 점이 있는데, 소자에 어떤 데이터가 저장되어 있건 간에 SAN은 Vss, SAP는 Vdd가 잡혀있오야 할 거 같은데 굳이 0.5Vdd로 precharging 후 read process때만 전압을 다르게 인가해 주는 이유가 있나요? 그리고 전압을 변경해 주는 timing은 어떻게 감지를 하나요?
감사합니다. 정말 썡초보인데 덕분에 감을 좀 잡은 것 같습니다. 그런데 s/a 에 관해서 조금 의문이 있습니다. s/a 가 bl 의 미세한 변화를 감지해서 영상에서 알려주신 동작 원리를 통해 기능을 수행한다고 하셨는데 그렇다면 writing 할 떄와 reading 할 때를 s/a가 어떻게 구분하나요? writing 할 떄도 bl의 전압이 변화하는데 그떄의 s/a에 대해서 궁금합니다.
안녕하세요, 바쁜직장인 Jeremy 입니다. Reading할 때와 Writing 동작을 할 때는 입출력 Path가 다릅니다. Reading을 할지 Writing을 할지를 선택하는 Signal이 있기 때문에 구분 가능합니다. 영상에서 남알남님께서 소개한 SA의 경우 Inverter를 서로 되먹임 시킨 Latch의 형태인데, 실제로 현재 사용하는 회로는 약간 다른 형태입니다. 하지만 위에 소개된 Latch 구조로도 충분히 Reading 동작이 가능합니다.
안녕하세요. S/A의 Vt mismatch는 가장 쉽게 볼수 있는 것이, 공정을 하다보면 MOS의 L이나 W값이 Target 대비 작거나 커질수가 있습니다. 이 경우 Vt가 차이가 나게되고 원하는대로 동작하지 않을 수 있습니다. 이러한 것을 보상(offset)해주는 offset이 있습니다.
오우... OCSA 는 제가 알런지 모르겠네요, 관련된 논문이라면 추천해드릴순 있습니다만 ...ㅠ Low-Voltage DRAM Sensing Scheme With Offset-Cancellation Sense Amplifier 라고 검색하시면 관련으로 나올거에요. 이것 이상으로는 저도 모릅니다 ..ㅠㅠ
한국어로 이런 영상들이 생기는게 정말 기쁘네요 이걸 텍스트랑 그림으로 이해할려면 골아픈데 영상으로 보니 정말 이해가 쉽습니다 ^^
I have a test on sense amplifier in DRAM. This is the only video I could find that explains the operation carefully. I could still grasp most of the information with my minimal Korean knowledge. Glad I took a few Korean classes. 감사합니다 잘 설명해 주셨어요
do you tested in LTSPICE ?? I NEED HELP
DRAM 맛집, 잘 보고 갑니다. 좋은 영상 감사합니다.
감사해요
좋은 설명 감사합니다!
혼자 공부할 때는 막막했는데 이 강의를 통해 이해하게 되네요 감사합니다ㅎㅎ
질문이 한 가지 있습니다. SA가 일어날 때 WL에 전압이 걸리면 BL뿐만 아니라 /BL 와 연결된 DRAM 소자도 게이트가 On 상태가 되는데 SAN을 통해 생기는 전류가 /BL로 흐르면 그 Line과 연결된 DRAM 소자에도 영향을 주는게 되는데 혹시 막는 장치가 따로 있는 건가요?
대박입니다.. 재료과라 리플레시 원리가 너무 궁금했는데 완벽히 이해는 못해도 이런 느낌이구나는 짐작할 수 있게 되었습니다. 추상적인 느낌이 구체적으로 변한 것 같습니다! 그런데 궁금한데 한가지 있습니다! SAN와 SAP는 어떻게 O과 Vdd로 전압을 내리고 올릴 수 있는 건가요? SAN과 SAP 둘다 BL에 걸려있는게 아닌가요?
좋은 강의 잘들었습니다.
Latch 회로는 결국 Positive feedback을 활용한, amplifier로 동작을 하구요. Vdd 까지 전압을 증폭시킵니다. 관련 설명이 빠진 것 같아요.
감사합니다^^
감사합니다!!! 혹시 SAN과 SAP는, cap에 저장된 정보가 0이든 1이든 상관없이 read 동작을 할 때 마다 다른 컨트롤러에서 임의로 SAN=0과 SAP=1값을 넣어주는 건가요?!
네 맞아요 : )
정말 이해가 잘 가는 영상입니다! 면접 공부중에 정말 도움이 많이 되었습니다.
영상중에 궁금함 점이 있는데, 소자에 어떤 데이터가 저장되어 있건 간에 SAN은 Vss, SAP는 Vdd가 잡혀있오야 할 거 같은데 굳이 0.5Vdd로 precharging 후 read process때만 전압을 다르게 인가해 주는 이유가 있나요?
그리고 전압을 변경해 주는 timing은 어떻게 감지를 하나요?
0.5Vdd로 인가해준 이유는 전 강의에서 어떤 분이 댓글로 남겨주셨어요. 0에서 Vdd로 가는 시간이나, Vdd에서 0으로 떨어지는 시간보다 0.5Vdd에서 시작하는게 더 시간소모가 적다라고여
전압 변경하는 Timing 또한 저 회로가 DRAM의 전부가 아니고 일부분입니다. 다른 회로에서 SAN이나 SAP를 설정해줄꺼예요.
can you make one video of DRAM USING SENSE AMPLIFIER USING LTSPICE?
Surprisingly, I naver used SPICE before. Lol
Can you try ??
영상 잘 봤습니다 ! 영상을 보고 의문점이 생겼는데,
Refresh과정과 Read과정은 항상 동시에 일어날 수 밖에 없는건가요 ??
제가알기로는 항상 동시에 일어납니다.
@@namrnam5413 감사합니다!
감사합니다. 정말 썡초보인데 덕분에 감을 좀 잡은 것 같습니다.
그런데 s/a 에 관해서 조금 의문이 있습니다.
s/a 가 bl 의 미세한 변화를 감지해서 영상에서 알려주신 동작 원리를 통해 기능을 수행한다고 하셨는데
그렇다면 writing 할 떄와 reading 할 때를 s/a가 어떻게 구분하나요?
writing 할 떄도 bl의 전압이 변화하는데 그떄의 s/a에 대해서 궁금합니다.
아주 날카롭게 보셧군요..! 실제로 SA는 영상처럼 동작하는건 아닙니다. 영상에서는 약식으로 설명한 것이구요, 실제로는 게이트와 드레인의 전압차에 의해 on ,off가 결정됩니다. 따라서 그에 맞게 bl과 wl을 조절해줘 합니다 : )
@@namrnam5413 아 그렇군요. 답변 감사합니다!
안녕하세요, 바쁜직장인 Jeremy 입니다. Reading할 때와 Writing 동작을 할 때는 입출력 Path가 다릅니다. Reading을 할지 Writing을 할지를 선택하는 Signal이 있기 때문에 구분 가능합니다. 영상에서 남알남님께서 소개한 SA의 경우 Inverter를 서로 되먹임 시킨 Latch의 형태인데, 실제로 현재 사용하는 회로는 약간 다른 형태입니다. 하지만 위에 소개된 Latch 구조로도 충분히 Reading 동작이 가능합니다.
혹시 CAP 에 저장된 정보가 0인 경우에도 SAP가 VDD/2 -> VDD가 되는게 맞는 건가요? 이렇게되면 CAP 에 VDD값이 charge 되지않나요? ㅠㅠ cap이 0일때 동작이 이해가 안됩니다ㅠ
S/A의 offset으로 Vt mismatch가 있다고 알고있는데, 이 mismatch는 구체적으로 어떤 기능을 하는 것인가요?...?
안녕하세요. S/A의 Vt mismatch는 가장 쉽게 볼수 있는 것이, 공정을 하다보면 MOS의 L이나 W값이 Target 대비 작거나 커질수가 있습니다. 이 경우 Vt가 차이가 나게되고 원하는대로 동작하지 않을 수 있습니다. 이러한 것을 보상(offset)해주는 offset이 있습니다.
안녕하세요 남알남님
혹시 offset cancellation sense amplifier에 대해서 질문드려도 되나요?
오우... OCSA 는 제가 알런지 모르겠네요, 관련된 논문이라면 추천해드릴순 있습니다만 ...ㅠ
Low-Voltage DRAM Sensing Scheme With Offset-Cancellation Sense Amplifier
라고 검색하시면 관련으로 나올거에요. 이것 이상으로는 저도 모릅니다 ..ㅠㅠ
넵 추천 감사합니다! 영상 잘 보고있어요
무슨책으로 공부한거죠
13:13