How to stop simulation in a VHDL testbench

แชร์
ฝัง

ความคิดเห็น • 1