How to create a Tcl-driven VHDL testbench

แชร์
ฝัง
  • เผยแพร่เมื่อ 20 ม.ค. 2025

ความคิดเห็น • 7

  • @bourbajoollof4232
    @bourbajoollof4232 4 ปีที่แล้ว +2

    A lot of thanks, you help me a lot to understand how to menage a vhdl Simulation-Testbench with tcl File. You do a great job. Greettings from Germany.

    • @VHDLwhiz
      @VHDLwhiz  4 ปีที่แล้ว

      Thanks. That's great to hear!

  • @krishnavs1082
    @krishnavs1082 4 ปีที่แล้ว +1

    thank you sir for the upload

  • @VitorStraggiotti
    @VitorStraggiotti 4 ปีที่แล้ว +1

    Very good video.

  • @diegogarridomendoza2828
    @diegogarridomendoza2828 6 หลายเดือนก่อน

    Hi Johan. Can I use Vivado and its TCL console to drive this testbench?

    • @VHDLwhiz
      @VHDLwhiz  6 หลายเดือนก่อน

      You can do the same with Vivado but the Tcl commands will be different. It's one of the drawbacks compared to VHDL testbenches. Different tools have different commands.

  • @aymen_dh2499
    @aymen_dh2499 4 ปีที่แล้ว +1

    thx for all your videos. I would like a video about how to use an lcd screen with vhdl code.