FinFET에서 상부의 Corner effect가 문제라고 하셨는데, MBCFET의 Nanosheet에서는 Corner effect 문제는 없나요? Nanosheet도 어떻게 보면 사각형인데 그렇다면 Nanowire보다 Performance 측면에서 안좋은게 아닌가 해서요.
GAA는 현재 상용화 준비 단계에 있나요? 반도체(집적 회로) 공정, 구조들에 대해서 어느정도 관심이 있던지라, 이런 양질의 영상을 보게 되니 너무 좋네요 ㅎㅎ 평소 항공우주 쪽이나 그쪽 아니면 미래연구 관련해서 그거하고 있는데 가끔 내가 작업 중인 컴퓨터를 보며 저놈들이 도데체 정확히 어떤 구조인지가, 궁금해질때가 많단 말이죠. GAA finFET가 차이가 뭐고 한단계 진보된 공정이 정확히 저래서 올 어웨이구나(왜 정확히 GAA가 한 단계 진보된 공정이구나).. 라는 걸 한국어로 설명해주시는 양질의 동영상을 만드시는 분을, 유튜브에서 뵐 줄은 상상도 못했네요. 항상 잘되시길 바랍니다! ㅋㅋ 피곤한 상태에서 보니 댓글을 작성하는데 문장이 이상하게 나오네요. 가끔 피곤할 때, 다른 건 다 멀쩡한데 내가 언어적으로 의미를 표출하는 회로를, 뇌에서 꺼버리는것만 같은 느낌이 드는 때가 종종 있단 말이죠. ㅎㅎ + 그리고 혹시 퀀텀 터널링으로 인한 손실되는 전류를, 이쪽에서는 leaking된다고 표현하는 것이 맞나요(표현하는 것인가요)? 그렇다면 손실 전류는 트랜지스터 다이오드에서만 국부적으로 일어나는 것인가요 아니면 기본적으로 칩 전체에서 커런트가 가해지는 곳 전부 일어나는 것인가요? 몇몇 자료들 보면 칩 뒷판에 전선(파워 네트워크)들을 배치해 터널링으로 인한 leaking을 줄인다고 하던데, 칩 뒷판이 웨이퍼 뒷판을 말하는건가요?
누설 전류는 밑에서 둘러 가는것도 있고, 채널쪽을 따라 흐르는것도 있습니다. 누설 전류가 on 전류보다 작은 이유는... subthreshold 영역에서 흐르는 전류이기 때문입니다. 리키지 패스의 길이가 커져서 저항이 커진다기보다는... 누설 전류 자체가 diffusion 에 의해 흐르는 아주 소량의 전류입니다.
@@KoreanChipmaker친절한 답변 감사합니다:) 그러면 밑에 soi에서 밑에 절연체 두는 이유는 밑으로 둘러 가는 누설 전류를 없애기 위함이라고 보면 되겠습니까?? 여전히 채널 쪽으로 흐르는 누설 전류가 있지만, 밑으로 흐르는 누설 전류를 없앤것이 효과를 봤다라 보면 됩니까??
대학생이시면 좀 더 심화된 전공 책을 추천 드립니다. 최신 트렌드를 반영한 논문은 ieee international electron devices meeting (iedm) 의 학회 발표 내용이 가장 좋습니다. 학교 ip로 접속하면 대부분 구독 라이선스가 있습니다. 다만 소자 분야의 논문은 아주 불친절해서.. 이해하긴 힘들 수 있어요.
좋은 강의 감사합니다!! 아직 반도체 초보라 여쭈어봅니다 1.상식적으로 생각하면 single crystal 위에 SiO2 안자라는게 당연한것 같긴한데(Si oxidation해서 얻은 것이 SiO2이므로) , 혹시 정확한 이유가 어떻게 되나요? 2. 이런 반도체 웨이퍼 가격 등등 말씀하셨는데 어디서 이런 정보들을 볼 수 있나요? 3. finfet 자체에 문턱전압 혹은 saturation 전압은 어떻게 변화하는지 궁금합니다. 설명이 길면 혹시 볼만한 문헌이 있는지 궁금합니다. 그리고 여전히 저런 구조면 body effect는 여전히 존재하는 것은 아닌지 궁금합니다. 4. MBCFET 에서 제가 이해하는게 맞다면 , 세개의 channel이 병렬로 source에서 drain으로 흐른는 것 같은데, 혹시 저렇게 channel이 띄워져있으면 중려력이나 외력이 무너질 위험은 없습니까?? 다시 한번 좋은 강의 올려주셔서 너무 감사합니다!
1. SiO2 위에 single crystal 이 안자랍니다 ㅎㅎ. 에피택시를 통해 결정을 성장시 웨이퍼 표면에 있는 원자에 실리콘이 달라붙습니다. 단결정 실리콘의 경우 결합 위치가 일정하게 정해져있는 반면, SiO2 나 폴리실리콘 위에 성장하는 결정은 결합 위치가 제각각입니다. 단결정 실리콘 뿐 아니라 결정 모양이 유사한 SiGe 위에도 단결정 실리콘 성장이 가능합니다. 2. 연구 하면서 구입했던 가격입니다 ㅎㅎ 3. body effect 는 존재합니다. 핀펫이 평면구조 모스펫과 다른점은 코너쪽이 각져있다는점과 (두께가 얇을 경우) 양자 우물을 형성한다는 점입니다. 구글에 "FINFET corner effect" 나 "FINFET quantum effect" 등을 검색 해보시면 추가 자료를 얻을 수 있습니다. 4. 저정도로 중력의 영향을 받진 않습니다. 공정 시 문제 될 수 있는것은 strain 에 의한 구조 변형인데, finfet 의 경우에도 fin 의 width 방향으로 변형이 일어날 수 있습니다.
MBCFET에 대해 궁금했는데 친절히 설명해 주셔서 감사합니다. 혹시 그럼 MBCFET이나 추후 연구될 nano wire FET의 Channel을 둘러싸고 있는 Gate oxide 혹은 High-k 물질은 ALD 공정을 통해 이루어 질 수있는건가요? 공정이 이루어진다면 어떤 방식으로 이루어지는지 궁금합니다!
DRAM 의 cell transistor는 FinFET 과 Burried gate 구조가 합쳐진 Saddle FinFET 입니다. NAND 는 현재 TCAT 이라는 구조이며, 플래쉬 셀은 수직 채널을 가진 원통 구조로 핀펫은 아닙니다. CMOS(logic) 에서는 핀펫이 현재 쓰이며, 이 분야에서 FinFET GAA 등이 가장 중요한 이슈입니다 ㅎㅎ
![[개념 잡기] Short Channel Effects, 단채널 효과 (feat. 반도체 면접/반도체 취업)](/img/n.gif)
안녕하세요 개인적인 궁금증이 있어 댓글달아봅니다. FINFET GAA는 DRAM같은 메모리반도체가 아닌 AP같은 시스템반도체를 위해 개발된 것인가요?
네 원래 시스템반도체를 위해 개발되었습니다.
다만 dram 의 cell tr 에도 최근엔 FinFET 구조를 차용합니다
좋은 강의네요 ㅎㅎ 감사합니다.
헉!
FinFET에서 상부의 Corner effect가 문제라고 하셨는데, MBCFET의 Nanosheet에서는 Corner effect 문제는 없나요? Nanosheet도 어떻게 보면 사각형인데 그렇다면 Nanowire보다 Performance 측면에서 안좋은게 아닌가 해서요.
댓글을 이제 봤네요..
맞습니다 나노와이어가 퍼포먼스 측면에선 코너이펙트가 없기에 가장 좋습니다
다만 둥글게 균일한 모양을 만들 방법이 아직까진 없는 것 같네요
GAA는 현재 상용화 준비 단계에 있나요?
반도체(집적 회로) 공정, 구조들에 대해서 어느정도 관심이 있던지라, 이런 양질의 영상을 보게 되니 너무 좋네요 ㅎㅎ 평소 항공우주 쪽이나 그쪽 아니면 미래연구 관련해서 그거하고 있는데 가끔 내가 작업 중인 컴퓨터를 보며 저놈들이 도데체 정확히 어떤 구조인지가, 궁금해질때가 많단 말이죠. GAA finFET가 차이가 뭐고 한단계 진보된 공정이 정확히 저래서 올 어웨이구나(왜 정확히 GAA가 한 단계 진보된 공정이구나).. 라는 걸 한국어로 설명해주시는 양질의 동영상을 만드시는 분을, 유튜브에서 뵐 줄은 상상도 못했네요. 항상 잘되시길 바랍니다!
ㅋㅋ 피곤한 상태에서 보니 댓글을 작성하는데 문장이 이상하게 나오네요. 가끔 피곤할 때, 다른 건 다 멀쩡한데 내가 언어적으로 의미를 표출하는 회로를, 뇌에서 꺼버리는것만 같은 느낌이 드는 때가 종종 있단 말이죠. ㅎㅎ
+ 그리고 혹시 퀀텀 터널링으로 인한 손실되는 전류를, 이쪽에서는 leaking된다고 표현하는 것이 맞나요(표현하는 것인가요)? 그렇다면 손실 전류는 트랜지스터 다이오드에서만 국부적으로 일어나는 것인가요 아니면 기본적으로 칩 전체에서 커런트가 가해지는 곳 전부 일어나는 것인가요?
몇몇 자료들 보면 칩 뒷판에 전선(파워 네트워크)들을 배치해 터널링으로 인한 leaking을 줄인다고 하던데, 칩 뒷판이 웨이퍼 뒷판을 말하는건가요?
게이트와 채널이 어떤 역할을 하는 것인가요?
반도체 공정쪽 일하는 사람인데, 이해하기 쉽게 설명해주셔서 감사합니다
아니 목소리 너무 좋네요..
14nm 이런게 채널 width 가 아닌가요?? 아니면 어떤건가요?ㅠㅠ
진짜 이해쉽게 설명 잘하시네요. 잘 들었습니다 감사합니다! 혹시 finfet 구조 그림에서 gate 와 channel 사이에 oxide가 사실 있는데 생략된것이 맞나요?
ㅎㅎ 감사합니다
네네 oxide 가 있습니다 ㅎㅎ
12:44 oxide구조는 채널 게이트로 둘른 부분만 있는건가요? 그래서 입체적으로 거꾸로 u모양인가요?
planer에서 밑으로 둘러서 가는 것이 누설 전류라고 말씀하셨는데, source 에서 drain 사이의 전압은 같은데 경로가 길어져서 저항이 커져서 전류가 적어지는 것으로 이해해도 될까요??
누설 전류는 밑에서 둘러 가는것도 있고, 채널쪽을 따라 흐르는것도 있습니다.
누설 전류가 on 전류보다 작은 이유는... subthreshold 영역에서 흐르는 전류이기 때문입니다.
리키지 패스의 길이가 커져서 저항이 커진다기보다는... 누설 전류 자체가 diffusion 에 의해 흐르는 아주 소량의 전류입니다.
@@KoreanChipmaker친절한 답변 감사합니다:)
그러면 밑에 soi에서 밑에 절연체 두는 이유는 밑으로 둘러 가는 누설 전류를 없애기 위함이라고 보면 되겠습니까?? 여전히 채널 쪽으로 흐르는 누설 전류가 있지만, 밑으로 흐르는 누설 전류를 없앤것이 효과를 봤다라 보면 됩니까??
@@ywk7282 네 ㅎㅎ 맞아요
아래쪽에서는 punch through 현상이 많이 발생하는데.. SOI MOSFET 을 사용하면 막을 수 있습니다.
Short Channel Effect 에 대해 최근 업로드한 동영상을 보면 이해가 더 편하실것같아요
좋은 강ㅇ의 감사합니다. 좋아연~
너무 좋습니다. 감사합니다!!!
너무 감사합니당
설명 너무 깔끔해요!! 이해하는데 도움 많이 됐습니다
감사합니다
안녕하세요 반도체관련 관심있는 대학생입니다. 소자관련 논문을 읽어보고싶은데 어디부터 어떻게 시작을해야할지 막막하여서 댓글남깁니다.. 혹시 팁같은거 알려주실 수 있을까요??
대학생이시면 좀 더 심화된 전공 책을 추천 드립니다.
최신 트렌드를 반영한 논문은 ieee international electron devices meeting (iedm) 의 학회 발표 내용이 가장 좋습니다. 학교 ip로 접속하면 대부분 구독 라이선스가 있습니다.
다만 소자 분야의 논문은 아주 불친절해서.. 이해하긴 힘들 수 있어요.
강의가 벌써 끝났네요.. ㅠ.ㅠ 너무 잘알려주셔서 시간가는 줄 몰랐어요! 다음강의 기대돼요!! *_*
Mosfet이 전계효과트랜지스터의 한 구조로 알고 있는데 이 구조를 통해 3차원 반도체를 만드는 것이라고 봐도 괜찮은건가요? 아니면 이 구조 자체가 3차원 반도체인건가요? 늦게라도 꼭 답변 부탁드립니다 ㅠㅠ
mosfet은 전계효과 트랜지스터 (fet) 의 한 종류가 맞고요
3차원 구조로 mosfet을 제작한게 finfet입니다
감사합니다!!! 정말 많이 도움됐어요!!!
좋은 강의 감사합니다!! 아직 반도체 초보라 여쭈어봅니다
1.상식적으로 생각하면 single crystal 위에 SiO2 안자라는게 당연한것 같긴한데(Si oxidation해서 얻은 것이 SiO2이므로) , 혹시 정확한 이유가 어떻게 되나요?
2. 이런 반도체 웨이퍼 가격 등등 말씀하셨는데 어디서 이런 정보들을 볼 수 있나요?
3. finfet 자체에 문턱전압 혹은 saturation 전압은 어떻게 변화하는지 궁금합니다. 설명이 길면 혹시 볼만한 문헌이 있는지 궁금합니다. 그리고 여전히 저런 구조면 body effect는 여전히 존재하는 것은 아닌지 궁금합니다.
4. MBCFET 에서 제가 이해하는게 맞다면 , 세개의 channel이 병렬로 source에서 drain으로 흐른는 것 같은데, 혹시 저렇게 channel이 띄워져있으면 중려력이나 외력이 무너질 위험은 없습니까??
다시 한번 좋은 강의 올려주셔서 너무 감사합니다!
1. SiO2 위에 single crystal 이 안자랍니다 ㅎㅎ. 에피택시를 통해 결정을 성장시 웨이퍼 표면에 있는 원자에 실리콘이 달라붙습니다. 단결정 실리콘의 경우 결합 위치가 일정하게 정해져있는 반면, SiO2 나 폴리실리콘 위에 성장하는 결정은 결합 위치가 제각각입니다. 단결정 실리콘 뿐 아니라 결정 모양이 유사한 SiGe 위에도 단결정 실리콘 성장이 가능합니다.
2. 연구 하면서 구입했던 가격입니다 ㅎㅎ
3. body effect 는 존재합니다. 핀펫이 평면구조 모스펫과 다른점은 코너쪽이 각져있다는점과 (두께가 얇을 경우) 양자 우물을 형성한다는 점입니다.
구글에 "FINFET corner effect" 나 "FINFET quantum effect" 등을 검색 해보시면 추가 자료를 얻을 수 있습니다.
4. 저정도로 중력의 영향을 받진 않습니다. 공정 시 문제 될 수 있는것은 strain 에 의한 구조 변형인데, finfet 의 경우에도 fin 의 width 방향으로 변형이 일어날 수 있습니다.
안녕하세요. 좋은 영상 감사드립니다. 혹시 강의해 주신 내용을 설명한 책이 있을까요?
대학 반도체 공학 교과서에 보면 비슷한 내용을 다 다룹니다 ㅎㅎ
제 강의 내용은 한 책에서 발췌한것은 아니고, 여태까지 공부하며 봤던 책이나 논문에서 가져왔습니다
@@KoreanChipmaker 답변 감사드립니다!
강의 잘봤습니다.
MBCFET에 대해 궁금했는데 친절히 설명해 주셔서 감사합니다. 혹시 그럼 MBCFET이나 추후 연구될 nano wire FET의 Channel을 둘러싸고 있는 Gate oxide 혹은 High-k 물질은 ALD 공정을 통해 이루어 질 수있는건가요? 공정이 이루어진다면 어떤 방식으로 이루어지는지 궁금합니다!
게이트 유전체는 ald 공정을 이용하는 것이 맞습니다. 제가 생각하는 MBCFET 제작 과정의 기존과가장 큰 차이점은 에피택시 공정의 비중이 높아졌다는 점 ..? 입니다
FinFet 구조는 현재 DRAM, NAND FLASH, CMOS에 모두 적용되는 구조인가요???
DRAM 의 cell transistor는 FinFET 과 Burried gate 구조가 합쳐진 Saddle FinFET 입니다.
NAND 는 현재 TCAT 이라는 구조이며, 플래쉬 셀은 수직 채널을 가진 원통 구조로 핀펫은 아닙니다.
CMOS(logic) 에서는 핀펫이 현재 쓰이며, 이 분야에서 FinFET GAA 등이 가장 중요한 이슈입니다 ㅎㅎ
@@KoreanChipmaker 정말 감사합니다!
FinFET에서 14nm라는 뜻이 channel length가 아니라 " (금속 배선 간의 거리)/2 " 인가요?
원래 그렇게 명명하는것이 맞습니다.
그러나 현재 technology node 는 크기를 의미하는 것이 아닌 그냥 이름입니다 ㅎㅎ
영문 위키백과 보시면 이에 대한 자세한 설명이 있습니다
@@KoreanChipmaker 답변 감사합니다!
멋져요칩쟁님
English?