안녕하세요 교수님 설명 매번 잘 듣고 있습니다. id가 saturation region에서 더 이상 증가하지않고 일정한 것에 전자의 속도 개념을 적용시켜 이해해도 되는지 궁금합니다. Vd가 증가하면, pinch off 상태가 되기 전까지는 inversion된 전자들이 이동하는 속도를 증가시켜서(E가 강해지므로) Id가 증가하게 끔 한다. (i = dq/dt) pinch off 상태 이후에는 Vd를 올려도 그 속도가 최고점에 도달하여 더 이상 증가하지 않고, Vd를 올려도 속도 증가가 아니라 depletion region을 만드는 것에 Vd가 기여하게 된다. Vg는 일정하니까 전자의 개수도 일정하므로 속도도 일정한 상태에서, 일정한 id를 유지한다. 라고 이해한게 맞을까요?전자의 속도 측면으로 이해하는게 더 와닿고 편한데 이게 맞게 이해했는지 궁금합니다.
원래 그렇게 생각하는것이 맞습니다. 채널이 끊긴다는 pinch off 개념은 사실 틀린 설명입니다. 자세한 내용은 [고급소자물리|3.4.1,3.4.2]에 설명해놓았습니다. 다만 학부과정에서 pinch off 개념을 도입하는 이유는 드레인전류에대한 모델이 단순해지기 때문입니다. 전자의 속도개념이 포함되면 모델이 복잡해집니다.
saturation region에서 Vd가 증가해도 Id가 증가하지 않는 현상에 대해 다음과 같이 이해해도 되는지 궁금합니다. : Vd에 Vdsat 이상의 전압이 걸려 channel이 끊기면 그 channel이 끊긴 부분은 depletion region과 같은 형태가 된다. 여분의 전압(Vd-Vdsat)은 전자의 drift에 쓰이지 않고, 저항값이 큰 depletion region에 대부분 걸리게 된다. 즉 voltage가 전자를 이동시키는 데가 아닌 채널을 끊는 데만 사용된다. 따라서 Vd값을 키워도 Id에는 변화가 없고 depletion region의 길이 L만 증가한다. Id의 증가는 Vg값이 증가해 channel을 지나가는 전자의 개수가 증가하는 경우에만 이루어진다.
안녕하세요? 교수님! mosfet 포화 전류에 대한 질문이있어 이렇게 댓글 남깁니다. 드레인 전류가 Vdsat 이상에서 포화되는 이유를, 교수님의 설명과는 다르게, "드레인 전압이 증가하면서 핀치오프 지점이 점차 소스 쪽으로 이동함에따라 게이트가 만들어내는 반전층의 면적이 줄어들게되어 전류를 구성하는 전하의 양은 감소하지만, 드레인과 소스간의 전계는 강해져, 판치오프 지점에서 드레인 까지 이동하는 전하의 속도는 빨라져, 이 둘이 서로 평형을 이루어 전류가 포화된다, 즉. J=nqv=nquE(u: mobility, v: 전하의 이동 속도)에서 n은 감소하고 v는 증가하므로 J는 일정하게된다."라고 설명하는 경우도 있던데. 이런 설명도 가능한지 여쭙고 싶습니다.매번 빠른 feedback에 감사드립니다.
옳지 않은 설명입니다. VDsat (=VG-VT) 이상의 전압을 인가하면, 여분의 전압 (VD-VDsat)은 pinch-off 영역에 걸립니다. 즉 다시 말하면, VD-VDsat 만큼의 전압은 드레인 전류 형성에 기여를 하는 것이 아니라 pinch-off 영역을 넓히는데 소모된다고 생각할 수 있습니다. 그렇기 때문에 VD 를 계속해서 증가시켜도 전류가 늘어나지 않는 saturation region 이 나타납니다.
교수님 두가지 질문있어 댓글남김니다. 1. 다른 책에서 '핀치오프 지점에서는 캐리어의 수가 감소하는데, PN 접합의 역방향 포화 전류에 의해 캐리어의 수는 일정하게 유지된다. 따라서 드레인 전압이 증가하여도 한번에 이동가능한 전자의 양이 일정하기 때문에, 드레인 전압이 증가해도 드레인 전류는 일정한 값을 유지한다' 라고 되어있는데, 이말이 맞는 말인가요????? 2. pinch off 와 saturation current 가 상관있는지 궁금합니다. 제 개인적인 생각으로는, VD값이 증가하면 전기장이 강해져 전류가 많이 흐르지만, 결국 전류의 양은 Vg가 결정하므로, 전류가 일정하게 흐른다고 이해했습니다. 이 설명을 할때 굳이 pinch off라는 개념이 꼭 필요한건지 궁금합니다. 항상강의 잘보고있습니다. 감사합니다.
실제로는, 드레인전류의 saturation 은 velocity saturation 때문에 발생합니다. pinch off 현상은 발생하지 않습니다. 자세한 내용은 [고급소자물리|3.4.1, 3.4.2] 에 설명을 하였습니다. 다만 학부과정에서 이 강의의 내용을 이해하기가 어렵기도 하고 불필요하기도 합니다. 따라서 다소 부정확한 pinch off 라는 개념을 통해 드레인전류의 saturation 을 설명하는데, 이미 개념 자체가 잘못된 것이라 모순이 발생할 수 밖에 없습니다. 1번 2번 질문에 한꺼번에 답을 드리면, pinch off 라는 현상 자체가 실제로는 발생하지 않기 때문에 1번 질문에 적어준 교재의 설명은 엄밀하게 말하면 틀린 설명입니다. 하지만 대부분의 다른 교재에서도 비슷하게 설명을 할 것입니다. 따라서 2번 질문에 적어준 것처럼, 정성적으로만 saturation 되는 과정을 받아들이기만 해도 학부수준에서는 충분하다고 생각합니다.
안녕하세요? 교수님! 질문 한 개만 드려도 될까요?? 13:58 VD>0 (high)일 때 채널이 끊기며 Depletion Region 형성될 때, 마치 PN Diode에서 Forward Voltage걸어서 Depletion Region의 저항을 물리치고 전류가 흐르는 것처럼 이해해도 된다고 설명해주셨는데 이해가 안됩니다. channel오른쪽 끝 지점이 N형이고, 델타 L의 오른쪽 즉 N+ Drain과 연결된 쪽이 P형으로 보면 될까요? 그러면 상대적으로 N+ Drain쪽에 (+)전압 즉 Forward Voltage 걸어준 것으로 해석할 수 있을 것 같습니다. N형 Channel이랑 붙은 분은 상대적으로 낮은 전압이 걸리니까 (-)전압이 걸렸다고 보면 될까요? 좋은 강의 이렇게 나눠주셔서 정말 큰 도움받고 있습니다! 감사합니다.
항상 강의 감사드립니다. 질문이 있어 댓글을 남깁니다. 게이트 전압에 의해 channel 로 몰리는 전자의 양이 결정되기 때문에 saturation region 에서는 Vd가 증가해도 Id가 constant하다는 것에 대해서 의문이 있습니다. 이를 pn diode 의 forward bias 의 경우로 생각하면 좋을 것 같다고 말씀하셨습니다. pn diode에서는 forward bias 상황에서 depletion region이 줄어들고, energy barrier가 낮아지기 때문에 전자가 depletion region 을 넘어가기 좋다고 이해했습니다. 허나 MOSFET의 경우에선 Vd가 커질수록 E-field에 의한 drift는 커지지만 depletion region 이 더 늘어나기 때문에 전자가 넘어가기에 상당히 힘들 것이라 생각이 들었습니다. 따라서 아래 두 가지 질문이 있습니다. 1. 무언가의 energy barrier를 극복하고 넘어가는 것에는 확률로서 결정된다고 배웠는데, 전자의 갯수가 일정하다고 해도 energy barrier에 변화가 있으면 당연히 Id에는 변화가 있어야 하지만 왜 일정한지 모르겠습니다. 2. 일정하다고 하더라도 Vd가 커짐 -> drift가 커짐-> 전자의 넘어갈 확률 커짐과 ,depletion region 이 넓어짐->전자가 넘어가기 힘듬 이 두 가지가 서로 1대1의 수치를 가져서 상쇄가 되는지 궁금합니다.
1. 먼저 pinch off 이후에 ID 가 saturation 되는 현상은, 실제로는 velocity saturation 때문입니다. 자세한 내용은 [고급소자물리|3.4.1, 3.4.2] 에 설명되어 있습니다. 2. 하지만 velocity saturation 은 학부수준에서 이해하기 어렵고, 수식도 복잡합니다. 따라서 학부수준에서는 대략적으로만 이해하는데, 이것이 실제 물리적인 상황과 맞지 않기 때문에 깊이 생각하면 이해가 안되는 부분들이 있을 수 밖에 없습니다. 3. 학부수준에서 이해하는 방식은, Vd 가 증가하더라도 pinch off 시점 이후에 증가하는 Vd 증가분은 전부 depletion region 을 넓히는데 사용된다고 생각합니다. 즉, pinch off 이후에 추가적으로 Vd 가 증가하더라도, 그 추가적인 Vd 는 Id 를 증가시키는데 사용되는 것이 아니라 전부 depletion region 에 걸려 depletion region 을 넓히는데만 사용되기 때문에, 결과적으로 Id 가 saturation 된다라고 이해하면 됩니다.
안녕하세요, 교수님. 먼저 지금까지 강의 내용 엄청 잘 듣고 있고 감사하다는 말씀드리고 싶습니다. 다름이 아니라 강의 내용 중 3:34 부분에서는 MOS capacitor Surface에서 느끼는 전압 차는 일정하게 느껴진다. 그리고 모두가 Inversion이 되거나 안된다라고 설명해주셨습니다. 그러나 chap4.6 mos의 비이상적 효과 강의에서는, depletion mode에서 inversion charge를 고려한 capacitance를 계산했습니다. 이 부분과 현 강의의 3:34 부분이 조금 상충된다 라고 생각이 듭니다. 혹시 제가 잘못 이해하고 있는 건지 궁금해서 댓글 남깁니다. 크게 중요한 부분은 아니지만 의문점이 생겨서 질문드렸습니다. 감사합니다.
@@DevicePhysics 주말에 답변 주셔서 감사합니다. 비이상적 효과에서는 depletion mode에서 inversion charge와 depletion charge를 모두 고려해서 capacitance를 계산했습니다. 현 강의에서는 'surface에서 느끼는 전압차는 모두 일정하기 때문에 surface는 모두 inversion이 되거나 되지 않는다.' 라고 배웠습니다. 그렇다면 현 강의 내용이면 inversion charge와 depletion charge가 동시에 존재 할 수 없다고 판단했고, 전 강의 내용이라면 동시에 존재가 가능한다고 결론을 내렸습니다. 이러한 결론에서 상충된다고 생각합니다.
궁금한 점이 생겨서 여쭤봅니다. VD에 따라서 drain과 source 사이에 전위가 수평적으로 점마다 달라지잖아요. 그런데 바디는 접지가 되어있다고 생각해보면 substrate과 DS사이 점에서의 전위차가 생기게 되는데, 이 전위차가 어떤 역할을 하는지 궁금합니다. 그림처럼 전위차가 있는 부분은 depletion region이 늘어나는 건가요? 그 점에서 전자가 줄어드는 만큼(점과 gate의 전위차가 작아져서) depletion region이 늘어나고(depletion region의 전하가 늘어남), 결국 gate 쪽에 쌓이는 Q양은 수평적으로 동일한 건가요?(크게 보면 gate와 substrate 사이의 전위차가 같으므로) 항상 강의 잘 듣고 있습니다. 감사합니다.
1) substrate 에 전압을 인가하면 어떤 변화가 생기는지는 뒤에 따로 강의가 있습니다. 그 강의를 먼저 참고해보면 좋을 것 같습니다. 2) 그림에서 점선으로 표시되는 부분이 depletion region 입니다. 3) "그 점에서 전자가 줄어드는 만큼" --> 그 점이라는 것이 어느위치를 말하는 것인지 잘 이해하지 못하겠습니다 4) "gate 쪽에 쌓이는 Q양은 수평적으로 동일한 건가요?" --> 사실 이 질문은 제가 바로 확실하게 답변은 못드리겠습니다 (고민해본 적이 없는 질문입니다). 일단 제 추측으로는, linear mode 인 MOSFET 이라면, 채널에 형성된 inversion charge 의 양은 source 쪽이나 drain 쪽이나 큰 차이가 없을것으로 생각됩니다. 그 이유는 드레인 전압은 기껏해봐야 1V 정도이기 때문입니다. depletion charge 의 양은 확실히 source 보다는 drain 쪽이 더 클 것입니다. 따라서 inversion charge + depletion charge 는 drain 쪽이 더 크지 않을까 추측합니다.
안녕하세요 교수님. 먼저, 이리 좋은 수업을 제공해주셔서 감사합니다. 수업을 듣던 중 궁금한 점이 있어 댓글을 달게 되었습니다. N channel MOSFET에서 Metal Oxide Transistor 방향으로 본다면, Body의 전위에 비해 채널의 전위가 2(pi)_F 이상으로 낮아질텐데, 여기에 소스, 드레인의 전압을 가하게 되면, 채널의 전위가 갑자기 소스, 드레인에 의해서만 결정되는 점이 이해가 안 되어 그 이유에 대해 질문을 드리고 싶습니다. 그리고, MOSCAP에서는 게이트와 바디 사이의 전압을 기준으로 Threshold 전압을 잡았는데, MOSFET에서는 게이트와 채널 사이의 전압을 기준으로 바꾸는 이유가 무엇인지 궁금합니다.
@@DevicePhysics 어... MOS 방향 band diagram에서, MOSCAP의 경우에는 Bulk로 잡는쪽(Substrate 쪽 밴드가 평평해지는 부분)이 Body인 것으로 알고 있었습니다. 그런데, MOSFET에서는 Vth를 판단할 때, Vgs, Vgd 등 채널의 전위와 비교를 하니 Bulk로 잡는쪽이 채널인지가 궁금했던 부분이었습니다.
Vds가 올라가면 pinch off가 발생하고 saturation 영역으로 동작하고 Vds와 Id가 상관이 없어진다는 것까지는 이해했습니다 근데 Vds가 증가할수록 Leff가 줄어들면 Id가 증가한다는 channel length modulation도 있는걸로 알고 있는데 그렇다면 Vds와 Id가 완전히 연관이 없다고 볼 수 는 없는건가요? 그리고 MOSFET을 스위치 동작, 증폭기 동작으로 사용하고 싶을 때는 어떤 영역에서 동작하도록 전압을 걸어줘야 한느지 궁금합니다
이 강의에서는 가장 이상적인(단순한) MOSFET 동작모델을 설명한 것입니다. 당연히 Vds 도 Ids 에 영향을 미칩니다. channel length modulation 과 같은 short channel effect 들은 다른 강의에서 따로 설명하였습니다. 스위치 동작에서는 saturation mode 로, 증폭기 동작에서는 증폭하려는 신호에 따라서 saturation/linear mode 둘 다 사용 합니다.
교수님 궁금한 사항이 있습니다. 그러면 MOSFET의 동작 영역에 관해서 설명할땐 accumulation/depletion/inversion 모드로 분류해서 설명해야하는걸까요? 아니면 linear/depletion/saturation 으로 분류해서 설명해야할까요? 다음주 기업면접인데 mosfet에 관해서 설명하라할때 전자 후자중에 어떤걸 기준으로 잡고 설명해야할지 궁금합니다..!!
저 여쭤보고 싶은게 있는데 saturation 영역에서 Vd를 증가시켜도 건너갈 전자의 양이 정해져서 Id가 그대로라고 하셨는데 Vd를 증가시키면 전기장이 세지고 그러면 전자가 지나갈때 더 빠르게 지나가서 I = dQ/dt 에서 분모가 작아지니까 전류가 커지지 않나요?? 감사합니다!!
맞게 생각하고 있습니다. VD를 증가시키게 되면 수평한 방향의 전기장이 세지기 때문에 전자가 더 빠르게 이동하여 결과적으로 드레인 전류가 커지게 됩니다. 이러한 현상이 나타나는 구간이 바로 linear region 입니다. 다만 VD > VG-VT(=VDsat) 가 되어 saturation region 이 되면, 드레인쪽에서 채널이 끊긴부분(△L)이 발생합니다. 이 때는 추가적인 VD의 증가(=VD-VDsat)분이 끊긴채널부분(△L) 에 걸리게 됩니다. 조금 쉽게 비유하면, 추가적으로 VD가 증가하더라도 VD의 증가가 채널에 있는 전자를 움직이것에 쓰이는 것이 아니라, 채널이 끊어지게 만드는 것에만 쓰인다고 생각할 수 있겠습니다. 따라서 saturation region 에서는 VD 가 계속 증가하여도, △L은 계속 증가하지만 드레인 전류는 고정되어 집니다. (물론 뒤의 강의에서 배우겠지만, △L이 계속 증가하면서 발생하는 channel length modulation 현상때문에 실제로는 saturation region 에서도 드레인전류가 증가합니다)
교수님 좋은 강의 감사합니다. 혹시 MOS에서 VGB가 일정한 이유가 VG는 금속 기판에 전압을 인가했기때문에 저항이 없어서 SiO2 부분에 VG가 감소없이 작용하고 Si기판에 가한 VB는 SiO2부분까지 가게 되면 저항에 의한 전압 감소가 있지만 애초에 0V라고 생각했기때문에 VGB가 일정한건지 궁금합니다!
하나만 더 질문하겠습니다 ㅠㅠ mos구조에서 VG에 의해 n채널이 생성되고그 상태에서 VD를 가하게 될때 source에서 전자가 나와 전류가 흐르게 되는 것인지 n채널 자체에 있는 전자가 흐르는 건지 궁금합니다. n채널이라는 것은 mos구조 inversion영역에서 생성된 전자들이 하나의 길을 만들어 소스에서 나온 전자가 흐를 수 있게 해주는 것인지 궁금합니다. 또한 VG가 흐를 수 있는 전자의 양을 결정하여 pinch off 상태가 되더라도 VD 가 증가하더라도 전류는 일정하게 된다고 하셨는데 VG가 일정할 경우 n채널이 끊기게 되면 끊기지않은 n채널에 일정한 VG에 해당하는 전하량만큼 전자들이 존재하여 전자들의 양은 일정하게 되고 따라서 VD를 증가하더라도 Id는 일정해진다고 생각해도 되는지 궁금합니다..!!!
@@jss6895 1. source 에 있는 전자가 drain 까지 이동하여 전류를 만드는 것입니다. 2. inversion channel 은 원래 p-type Si 였으나 게이트전압에 의해 n-type Si 으로 성질이 바뀐 영역이라 생각하면 됩니다. 3. pinch off 가 발생하면, VD 를 증가시켜도 VD 의 증가분은 전부 pinch off 영역에 걸리게 됩니다. 즉 VD 를 증가시키는 것이 채널에는 아무런 영향을 미치지 않기 때문에 결과적으로 드레인전류가 그대로 유지되는 것입니다.
교수님 항상 좋은 강의 정말 감사드립니다. 교수님 덕분에 이번 학기가 훨씬 수월한 것 같습니다!! 질문이 한 가지 있습니다. 14:00부분에 V_D 는 saturaition을 넘어가게 되면 I_D에 영향을 주지 못하고 이때 I_d에 영향을 주는 것은 V_G만이라고 하셨습니다. 그런데 V_D가 증가하면 V_G에서 V_D를 뺀만큼의 (5:05 에서 설명해주신 것과 같이) 수직방향으로 감소된 전압이 걸리게 되고, 그만큼 유도되는 inversion layer가 없어진다는 것은 mobile carrier의 감소를 의미함으로 I_D 전류의 감소를 일으킬 것이라 생각했는데 어느 단계에서 제 생각이 틀렸는지 조언받을 수 있다면 감사할 것 같습니다.
강의에서 설명한대로, VD 가 계속 증가하다보면 drain 근처에서 채널이 끊어지는 pinch off 현상이 발생합니다. pinch off 가 발생하면, 외부에서 VDsat 이상으로 가해준 드레인전압은 전부 pinch off 영역에 걸리게 됩니다. 즉, 드레인전압을 아무리 높여도 채널의 전류를 증가시키는데 사용되는 것이 아니라 pinch off 영역을 넓히는데에만 사용됩니다.
@@DevicePhysics 교수님 안녕하세요 이 부분을 여러 강의를 듣고 다시 생각해보았는데요. pinch off 영역이 넓어지면 그만큼 mobile carrier가 존재하는 영역이 작아지는 뜻이고, 이는 결국 mobile carrier가 감소하여 전류가 감소할 수도 있는 것 아닌가요? long channel 가정이라 무시가능한 것인가요?
어느 부분까지 강의를 들은건지 모르겠는데, 물리전자공학부터 시작해서 기초반도체공학의 MOSFET 이전 강의들은 전부 MOSFET 의 동작을 이해하기 위해 필요한 준비과정입니다. inversion 이란, 반도체의 majority carrier 의 타입이 원래것이 아니라 반대의 타입으로 바뀌는 현상을 뜻합니다. 이 정의를 이해하기 위해 이전 강의들이 존재하는것이니 처음부터 차근차근 공부해보길 바랍니다.
감사합니다 교수님.. 웬만한 학부 강의를 들어보았지만 제일이신 것 같습니다. 반도체 관련 대학원 및 진로를 준비하며 공부를 하고 있는데 정말 큰 도움을 받았습니다. 제가 예전부터 풀지 못한 의문점이 있는데, 혹시 여쭤봐도 되겠습니까? pinch off와 punch through의 개념이 계속 충돌합니다. 9분 즈음부터 나오는 MOSFET의 모식도를 보면, Source/Drain과 body 사이에 존재하는 depletion region이 이미 맞닿아 있습니다. 제가 찾아본 대부분의 서적에서 Vg(gate voltage)에 따른 MOSFET의 동작을 설명할 때 교수님이 사용하신 모식도와 동일합니다. 하지만 punch through는 short channel effect 중 하나로 device의 크기가 작아짐에 따라 Source/Drain의 depletion region이 맞닿으면서 leakage current 유발 및 gate의 channel에 대한 제어력 감소 등의 문제를 일으키는 현상으로 알고 있습니다. 그렇다면...9분 즈음 나오는 모식도들에서는 이미 MOSFET내의 Source/Drain depletion 영역이 맞닿은 채로 존재하는데.. 이미 punch through와 같은 현상이 나타나야 하는 것이 아닌가란 의문이 듭니다. 혹시라도 답변 주신다면 정말 감사할 것 같습니다. 앞으로도 좋은 강의와 영상 부탁드립니다! 감사합니다.
다 맞게 잘 이해하고 있습니다. Vg 가 depletion mode 를 만들게 되면, source/drain 의 depletion region 이 맟닿게 됩니다. 하지만 일단 채널이 형성되고 나면, 드레인 전류는 채널을 통해서 흐르게 됩니다. 채널저항이 맟닿은 depletion region 의 저항보다 훨씬 작기 때문에, Vd 에 의한 전류가 대부분 채널을 통해 흐르게 됩니다. punchthrough 현상은 채널보다 한참 멀리 떨어진 bulk 영역에서 발생하는 현상입니다. 즉, 채널에서 전류가 흐르고 있는 상황에서, 추가로 bulk 쪽의 depletion region 이 서로 맟닿아서 전류가 흐르게 되는 현상입니다. Vd 가 매우 크거나, Lg 가 매우 짧을 때, 발생하는 현상이 되겠습니다.
@@DevicePhysics 아...bulk 영역과 surface 영역의 차이였군요!! 정말 감사합니다. 덕분에 오랫동안 고민해 온 부분에 대한 답을 얻었습니다. 친절하고 빠른 답변 너무나 감사드립니다 교수님! 저희 과 교수님이셨으면 하는 바램일 정도입니다ㅜㅜ 감사합니다!!
항상 좋은 강의 감사드립니다. 공부하던 중 명확하게 이해를 하지 못한 부분이 있어 댓글을 달게 되었습니다. mosfet의 output characteristic에 대하여 Vgs값의 증가에 따른 id값 증가를 정성적으로 이해할때(nmos기준), gate voltage의 증가에 따라 channel내 inversion된 전자(캐리어)의 양이 증가하여 id값이 증가한다 라고 이해하는 것과 gate voltage의 증가에 inversion된 전자의 양이 증가하여 "채널의 단면적이 증가하고", source로부터 공급되는 전자들이 흘러가는 "channel(통로)이 커졌기에" 시간당 흐르는 전자(캐리어)의 양이 증가하여 id가 증가한다 라고 이해하는 것 두 가지 중에 어떤 해석이 더 정확한 표현일까요?
![[기초반도체공학|5.3] MOSFET : #전류전압특성 #이상적인 I-V 모델 #수식유도 #transconductance](http://i.ytimg.com/vi/OixZ1nkWDX0/mqdefault.jpg)
![[기초반도체공학|5.3] MOSFET : #전류전압특성 #이상적인 I-V 모델 #수식유도 #transconductance](/img/tr.png)
![[기초반도체공학|5.1] MOSFET : #정성적해석 #동작원리 #수식없이 #NMOS #PMOS](http://i.ytimg.com/vi/AYXYFxT7ayo/mqdefault.jpg)
![[기초반도체공학|4.1] MOS : #정성적해석 #에너지밴드 다이어그램 #3가지 동작모드 #accumulation #depletion #inversion](http://i.ytimg.com/vi/BsRCt86GFQA/mqdefault.jpg)
이 강의 하나가 우리 교수님이 2시간 동안 열심히 떠드신거 보다 수십배 나은듯
ㅋㅋㅋ
쌉인정
개추 ㅋㅋ 전ㅈ욱 보고있냐고..
Hyw!!
ㄹㅇ... 난 1년동안 반도체 공부하면서 도대체 VG랑 Vd를 왜 빼는지 이해못함
그냥 외우는거지...
진짜 행복합니다. 반도체 그 자체이십니다.
ㅋㅋㅋ반도체 그자체
채널의 내용들을 학교에서도 배우지만 전달력이 좋으셔서 계속 찾아보게되네요 감사합니다
이제 소리 들려요 진짜 설명 대박입니다. 너무너무 감사해요 계속 올려줘여
설명이 너무 야무집니다
교수님 혼자 책 읽으면서 이해되지 못했던 부분이었는데 시원하게 긁어주셔서 감사합니다! 제가 혼자 공부했던 부분이랑 서로 이어지면서 너무너무 재밌습니다!!
좋은 강의 감사합니다!!
정말 감사합니다! 시험 앞두고 이 내용이 너무 헷갈리고 이해가 안 됐는데 덕분에 한방에 이해갔습니다. 오늘부터 신으로 모시겠습니다
박태ㅈ 교수님 보고계십니까 이런게 반도체소자 강의입니다...
제가 지금까지 인터넷 검색하면서 찾은 반도체 관련 설명중에 가장 퀄리티가 좋은것 같습니다.. ( 솔직히 말하면 반도체 소자 강의하신 저희학교 교수님보다 낫습니다)
많은 도움이 되었습니다.
복학하는데 mosfet이 bjt보다 어렵게 느껴져서 곤란함이 있었는데 쉽게 가르쳐주셔서 한번에 이해했습니다.
설명도 정리도 잘 된 강의였습니다. 잘 배우고 갑니다.
교수님 강의잘듣고있습니다ㅠㅠ취준중인데 너무 유용해요ㅠㅠㅠ!!!
안녕하세요 교수님 설명 매번 잘 듣고 있습니다.
id가 saturation region에서 더 이상 증가하지않고 일정한 것에 전자의 속도 개념을 적용시켜 이해해도 되는지 궁금합니다.
Vd가 증가하면, pinch off 상태가 되기 전까지는 inversion된 전자들이 이동하는 속도를 증가시켜서(E가 강해지므로) Id가 증가하게 끔 한다. (i = dq/dt) pinch off 상태 이후에는 Vd를 올려도 그 속도가 최고점에 도달하여 더 이상 증가하지 않고, Vd를 올려도 속도 증가가 아니라 depletion region을 만드는 것에 Vd가 기여하게 된다. Vg는 일정하니까 전자의 개수도 일정하므로 속도도 일정한 상태에서, 일정한 id를 유지한다. 라고 이해한게 맞을까요?전자의 속도 측면으로 이해하는게 더 와닿고 편한데 이게 맞게 이해했는지 궁금합니다.
원래 그렇게 생각하는것이 맞습니다. 채널이 끊긴다는 pinch off 개념은 사실 틀린 설명입니다. 자세한 내용은 [고급소자물리|3.4.1,3.4.2]에 설명해놓았습니다.
다만 학부과정에서 pinch off 개념을 도입하는 이유는 드레인전류에대한 모델이 단순해지기 때문입니다. 전자의 속도개념이 포함되면 모델이 복잡해집니다.
양질의강의 감사드립니다!
자기 학교 교수랑 데미갓 '김성호' 교환하고 싶은사람 개추
강의 감사드립니다. 아주 중요한 강의 입니다 ^^
16:37 선생님 질문이 있습니다 3개의 예시중 위에 있는 Vg < Vt 는 Vd(높이차)를 수조 바닥이랑 바닥의 높이 차로 비교하셨는데
satueation mode에서는 드레인 전압차이를 소스 수조의 바닥과 드레인 수조의 수면으로 설명을 하셔서요..! satueation mode 에서도 바닥대 바닥 높이를 Vd라고 봐야 하는게 맞는거죠?!
네, 수위의 차이가 Vd 입니다.
단 이 예시는 실제 트랜지스터에서의 상황과 물리적으로 완벽하게 일치하는 것은 아니므로, 그냥 정성적으로 이해할 때만 사용하길 바랍니다.
부도체 전공자입니다. 잘때 듣기 좋아요
전자기사 공부중인데 정말 도움이 많이되네요 감사합니다. ㅎㅎ
saturation region에서 Vd가 증가해도 Id가 증가하지 않는 현상에 대해 다음과 같이 이해해도 되는지 궁금합니다.
: Vd에 Vdsat 이상의 전압이 걸려 channel이 끊기면 그 channel이 끊긴 부분은 depletion region과 같은 형태가 된다. 여분의 전압(Vd-Vdsat)은 전자의 drift에 쓰이지 않고, 저항값이 큰 depletion region에 대부분 걸리게 된다. 즉 voltage가 전자를 이동시키는 데가 아닌 채널을 끊는 데만 사용된다. 따라서 Vd값을 키워도 Id에는 변화가 없고 depletion region의 길이 L만 증가한다. Id의 증가는 Vg값이 증가해 channel을 지나가는 전자의 개수가 증가하는 경우에만 이루어진다.
네 학부수준에 할수있는 완벽한 답입니다.
saturation region이 왜 딱 pinchoff 상태부터 시작되는지 이해가 안갔었는데 이렇게 생각해보니 이해가 되네요
안녕하세요? 교수님! mosfet 포화 전류에 대한 질문이있어 이렇게 댓글 남깁니다. 드레인 전류가 Vdsat 이상에서 포화되는 이유를, 교수님의 설명과는 다르게, "드레인 전압이 증가하면서 핀치오프 지점이 점차 소스 쪽으로 이동함에따라 게이트가 만들어내는 반전층의 면적이 줄어들게되어 전류를 구성하는 전하의 양은 감소하지만, 드레인과 소스간의 전계는 강해져, 판치오프 지점에서 드레인 까지 이동하는 전하의 속도는 빨라져, 이 둘이 서로 평형을 이루어 전류가 포화된다, 즉. J=nqv=nquE(u: mobility, v: 전하의 이동 속도)에서 n은 감소하고 v는 증가하므로 J는 일정하게된다."라고 설명하는 경우도 있던데. 이런 설명도 가능한지 여쭙고 싶습니다.매번 빠른 feedback에 감사드립니다.
옳지 않은 설명입니다.
VDsat (=VG-VT) 이상의 전압을 인가하면, 여분의 전압 (VD-VDsat)은 pinch-off 영역에 걸립니다.
즉 다시 말하면, VD-VDsat 만큼의 전압은 드레인 전류 형성에 기여를 하는 것이 아니라 pinch-off 영역을 넓히는데 소모된다고 생각할 수 있습니다.
그렇기 때문에 VD 를 계속해서 증가시켜도 전류가 늘어나지 않는 saturation region 이 나타납니다.
그렇게 되면 해석이, 채널영역은 점점 줄어들고 여분의 전압은 pinch-off영역을 넓히는데 소모된거가 되는데.... 채널영역의 크기가 줄어든거에 따른 전류변화는 없을까요?
물론 말씀하신 gate 전압이 전자 갯수에 영향을준요소이고 Source drain 전압은 이를 흘려주기 위한 것인데, 이러한 상태에서 영역의 크기가 줄어드는 부분은 오히려 전류 감소에 영향을 주지는 않는지 궁금했습니다.
이는 채널길이가 충분히 길때라고 생각해서, 그 정도의 감소폭은 고려하지 않은것일까요?
@@Chukchukmaster 질문하신 내용은 뒤에 channel length modulation 이라는 주제로 설명하는 내용입니다. 생각하신대로 채널의 길이가 줄어들면서 드레인 전류가 증가하게 됩니다.
교수님 두가지 질문있어 댓글남김니다.
1. 다른 책에서 '핀치오프 지점에서는 캐리어의 수가 감소하는데, PN 접합의 역방향 포화 전류에 의해 캐리어의 수는 일정하게 유지된다. 따라서 드레인 전압이 증가하여도 한번에 이동가능한 전자의 양이 일정하기 때문에, 드레인 전압이 증가해도 드레인 전류는 일정한 값을 유지한다' 라고 되어있는데, 이말이 맞는 말인가요?????
2. pinch off 와 saturation current 가 상관있는지 궁금합니다. 제 개인적인 생각으로는, VD값이 증가하면 전기장이 강해져 전류가 많이 흐르지만, 결국 전류의 양은 Vg가 결정하므로, 전류가 일정하게 흐른다고 이해했습니다. 이 설명을 할때 굳이 pinch off라는 개념이 꼭 필요한건지 궁금합니다.
항상강의 잘보고있습니다. 감사합니다.
실제로는, 드레인전류의 saturation 은 velocity saturation 때문에 발생합니다. pinch off 현상은 발생하지 않습니다. 자세한 내용은 [고급소자물리|3.4.1, 3.4.2] 에 설명을 하였습니다.
다만 학부과정에서 이 강의의 내용을 이해하기가 어렵기도 하고 불필요하기도 합니다. 따라서 다소 부정확한 pinch off 라는 개념을 통해 드레인전류의 saturation 을 설명하는데, 이미 개념 자체가 잘못된 것이라 모순이 발생할 수 밖에 없습니다.
1번 2번 질문에 한꺼번에 답을 드리면,
pinch off 라는 현상 자체가 실제로는 발생하지 않기 때문에 1번 질문에 적어준 교재의 설명은 엄밀하게 말하면 틀린 설명입니다. 하지만 대부분의 다른 교재에서도 비슷하게 설명을 할 것입니다.
따라서 2번 질문에 적어준 것처럼, 정성적으로만 saturation 되는 과정을 받아들이기만 해도 학부수준에서는 충분하다고 생각합니다.
안녕하세요? 교수님! 질문 한 개만 드려도 될까요??
13:58 VD>0 (high)일 때 채널이 끊기며 Depletion Region 형성될 때, 마치 PN Diode에서 Forward Voltage걸어서 Depletion Region의 저항을 물리치고 전류가 흐르는 것처럼 이해해도 된다고 설명해주셨는데 이해가 안됩니다.
channel오른쪽 끝 지점이 N형이고, 델타 L의 오른쪽 즉 N+ Drain과 연결된 쪽이 P형으로 보면 될까요? 그러면 상대적으로 N+ Drain쪽에 (+)전압 즉 Forward Voltage 걸어준 것으로 해석할 수 있을 것 같습니다. N형 Channel이랑 붙은 분은 상대적으로 낮은 전압이 걸리니까 (-)전압이 걸렸다고 보면 될까요?
좋은 강의 이렇게 나눠주셔서 정말 큰 도움받고 있습니다! 감사합니다.
네 맞습니다.
항상 강의 감사드립니다.
질문이 있어 댓글을 남깁니다.
게이트 전압에 의해 channel 로 몰리는 전자의 양이 결정되기 때문에 saturation region 에서는 Vd가 증가해도 Id가 constant하다는 것에 대해서 의문이 있습니다.
이를 pn diode 의 forward bias 의 경우로 생각하면 좋을 것 같다고 말씀하셨습니다.
pn diode에서는 forward bias 상황에서 depletion region이 줄어들고, energy barrier가 낮아지기 때문에 전자가 depletion region 을 넘어가기 좋다고 이해했습니다.
허나 MOSFET의 경우에선 Vd가 커질수록 E-field에 의한 drift는 커지지만 depletion region 이 더 늘어나기 때문에 전자가 넘어가기에 상당히 힘들 것이라 생각이 들었습니다.
따라서 아래 두 가지 질문이 있습니다.
1. 무언가의 energy barrier를 극복하고 넘어가는 것에는 확률로서 결정된다고 배웠는데, 전자의 갯수가 일정하다고 해도 energy barrier에 변화가 있으면 당연히 Id에는 변화가 있어야 하지만 왜 일정한지 모르겠습니다.
2. 일정하다고 하더라도 Vd가 커짐 -> drift가 커짐-> 전자의 넘어갈 확률 커짐과 ,depletion region 이 넓어짐->전자가 넘어가기 힘듬
이 두 가지가 서로 1대1의 수치를 가져서 상쇄가 되는지 궁금합니다.
1. 먼저 pinch off 이후에 ID 가 saturation 되는 현상은, 실제로는 velocity saturation 때문입니다. 자세한 내용은 [고급소자물리|3.4.1, 3.4.2] 에 설명되어 있습니다.
2. 하지만 velocity saturation 은 학부수준에서 이해하기 어렵고, 수식도 복잡합니다. 따라서 학부수준에서는 대략적으로만 이해하는데, 이것이 실제 물리적인 상황과 맞지 않기 때문에 깊이 생각하면 이해가 안되는 부분들이 있을 수 밖에 없습니다.
3. 학부수준에서 이해하는 방식은, Vd 가 증가하더라도 pinch off 시점 이후에 증가하는 Vd 증가분은 전부 depletion region 을 넓히는데 사용된다고 생각합니다.
즉, pinch off 이후에 추가적으로 Vd 가 증가하더라도, 그 추가적인 Vd 는 Id 를 증가시키는데 사용되는 것이 아니라 전부 depletion region 에 걸려 depletion region 을 넓히는데만 사용되기 때문에, 결과적으로 Id 가 saturation 된다라고 이해하면 됩니다.
@@DevicePhysics 네 알겠습니다. 항상 좋은 강의 그리고 좋은 답변 감사드립니다
교수님 혹시 12:10에서 VD가 많이 크면 Vdsat과 VD사이의 빈 공간이 Depletion mode가 아닌 accumulation mode가 될 수도 있나요?
VD 가 크면 홀들이 모일수가 없습니다.
교수님 안녕하십니까? 강의를 듣다가 궁금한 점이 생겨 질문을 드립니다.
기초반도체공학 강의에서 교수님께서 설명해주시는 이론들이 모두 NMOS를 기준으로 이루어진다고 생각했는데 이것이 맞나요?
네 맞습니다.
안녕하세요, 교수님. 먼저 지금까지 강의 내용 엄청 잘 듣고 있고 감사하다는 말씀드리고 싶습니다.
다름이 아니라 강의 내용 중 3:34 부분에서는 MOS capacitor Surface에서 느끼는 전압 차는 일정하게 느껴진다. 그리고 모두가 Inversion이 되거나 안된다라고 설명해주셨습니다. 그러나 chap4.6 mos의 비이상적 효과 강의에서는, depletion mode에서 inversion charge를 고려한 capacitance를 계산했습니다. 이 부분과 현 강의의 3:34 부분이 조금 상충된다 라고 생각이 듭니다.
혹시 제가 잘못 이해하고 있는 건지 궁금해서 댓글 남깁니다.
크게 중요한 부분은 아니지만 의문점이 생겨서 질문드렸습니다. 감사합니다.
어떻게 상충된다는 것인가요?
@@DevicePhysics 주말에 답변 주셔서 감사합니다.
비이상적 효과에서는 depletion mode에서 inversion charge와 depletion charge를 모두 고려해서 capacitance를 계산했습니다. 현 강의에서는 'surface에서 느끼는 전압차는 모두 일정하기 때문에 surface는 모두 inversion이 되거나 되지 않는다.' 라고 배웠습니다.
그렇다면 현 강의 내용이면 inversion charge와 depletion charge가 동시에 존재 할 수 없다고 판단했고, 전 강의 내용이라면 동시에 존재가 가능한다고 결론을 내렸습니다. 이러한 결론에서 상충된다고 생각합니다.
@@janusdockko926 이 강의에서 한 이야기는 그런 뜻이 아니라, 모든 위치에서 동일한 모드로 동작한다는 뜻입니다. 즉 모든 위치에서 동일한 상황이 발생한다는 뜻이지, 어떤 charge가 존재하는지와는 상관이 없습니다.
@@DevicePhysics 아 이해가 되었습니다. 저는 동작 영역 = charge의 종류로 받아드려서 그런 것 같습니다.
교수님 감사합니다!
강의 감사드립니다 아주 중요한 내용 이네요.
파워 반도체 구조도 다뤄 주시면 좋을것으로 생각됩니다.
최근에는 100V MOSFET의 경우(TO220기준) 1mOhm 근처까지 양산 기술 상용화 되었습니다.
제가 사실 전력반도체는 아는 지식이 전무합니다. 사실 공부를 조금 해보고 싶은 분야이기도 한데, 이론강의 동영상 업로드들이 끝나고나면, 한번 준비를 해보도록 하겠습니다.
@@DevicePhysics
감사 드립니다
교수님 기초반도체 강의수강했던 학생입니다. 현재 전력반도체 회사 재직중인데 기회가된다면 교수님 같은 분 밑에서 연구해 보고싶네요.
궁금한 점이 생겨서 여쭤봅니다. VD에 따라서 drain과 source 사이에 전위가 수평적으로 점마다 달라지잖아요.
그런데 바디는 접지가 되어있다고 생각해보면 substrate과 DS사이 점에서의 전위차가 생기게 되는데, 이 전위차가 어떤 역할을 하는지 궁금합니다.
그림처럼 전위차가 있는 부분은 depletion region이 늘어나는 건가요? 그 점에서 전자가 줄어드는 만큼(점과 gate의 전위차가 작아져서) depletion region이 늘어나고(depletion region의 전하가 늘어남), 결국 gate 쪽에 쌓이는 Q양은 수평적으로 동일한 건가요?(크게 보면 gate와 substrate 사이의 전위차가 같으므로)
항상 강의 잘 듣고 있습니다. 감사합니다.
1) substrate 에 전압을 인가하면 어떤 변화가 생기는지는 뒤에 따로 강의가 있습니다. 그 강의를 먼저 참고해보면 좋을 것 같습니다.
2) 그림에서 점선으로 표시되는 부분이 depletion region 입니다.
3) "그 점에서 전자가 줄어드는 만큼" --> 그 점이라는 것이 어느위치를 말하는 것인지 잘 이해하지 못하겠습니다
4) "gate 쪽에 쌓이는 Q양은 수평적으로 동일한 건가요?"
--> 사실 이 질문은 제가 바로 확실하게 답변은 못드리겠습니다 (고민해본 적이 없는 질문입니다).
일단 제 추측으로는, linear mode 인 MOSFET 이라면, 채널에 형성된 inversion charge 의 양은 source 쪽이나 drain 쪽이나 큰 차이가 없을것으로 생각됩니다. 그 이유는 드레인 전압은 기껏해봐야 1V 정도이기 때문입니다.
depletion charge 의 양은 확실히 source 보다는 drain 쪽이 더 클 것입니다.
따라서 inversion charge + depletion charge 는 drain 쪽이 더 크지 않을까 추측합니다.
@@DevicePhysics 답변 감사합니다 :) 항상 좋은 강의 감사드려요!!
안녕하세요 교수님. 먼저, 이리 좋은 수업을 제공해주셔서 감사합니다. 수업을 듣던 중 궁금한 점이 있어 댓글을 달게 되었습니다.
N channel MOSFET에서 Metal Oxide Transistor 방향으로 본다면, Body의 전위에 비해 채널의 전위가 2(pi)_F 이상으로 낮아질텐데,
여기에 소스, 드레인의 전압을 가하게 되면, 채널의 전위가 갑자기 소스, 드레인에 의해서만 결정되는 점이 이해가 안 되어 그 이유에 대해 질문을 드리고 싶습니다.
그리고, MOSCAP에서는 게이트와 바디 사이의 전압을 기준으로 Threshold 전압을 잡았는데, MOSFET에서는 게이트와 채널 사이의 전압을 기준으로 바꾸는 이유가 무엇인지 궁금합니다.
질문이 무슨뜻인지 모르겠습니다. Vt식은 MOS나 MOSCAP이나 같습니다.
@@DevicePhysics 어... MOS 방향 band diagram에서, MOSCAP의 경우에는 Bulk로 잡는쪽(Substrate 쪽 밴드가 평평해지는 부분)이 Body인 것으로 알고 있었습니다. 그런데, MOSFET에서는 Vth를 판단할 때, Vgs, Vgd 등 채널의 전위와 비교를 하니 Bulk로 잡는쪽이 채널인지가 궁금했던 부분이었습니다.
@lotus-sh2nk 여전히 질문이 무슨 뜻인지 모르겠는데, 아무튼 Vt를 판단할때 source나 body가 접지에 연결되므로 이 접지를 기준으로 생각하면 됩니다.
@@DevicePhysics 넵 감사합니다!
V_DS = V_GS - V_T 의미가 '수직방향 E-field로 인한 좌변, 수평방향 E-field로 인한 우변이 같다'라고 해석해도 되는지 여부와 drain쪽에서 수직전압 차이가 수평전압과 같아 drain쪽과 channel이 만나는 시작점이 pinch off가 되는것이 맞는지 확인부탁드리겠습니다. 감사합니다~
질문이 무슨 의미인지 정확히 파악이 안됩니다. 채널전압분포에 대해서는 이 강의에서 이미 충분히 설명했으니 다시 이해해보길 바랍니다.
Vds가 올라가면 pinch off가 발생하고 saturation 영역으로 동작하고 Vds와 Id가 상관이 없어진다는 것까지는 이해했습니다
근데 Vds가 증가할수록 Leff가 줄어들면 Id가 증가한다는 channel length modulation도 있는걸로 알고 있는데 그렇다면 Vds와 Id가 완전히 연관이 없다고 볼 수 는 없는건가요?
그리고 MOSFET을 스위치 동작, 증폭기 동작으로 사용하고 싶을 때는
어떤 영역에서 동작하도록 전압을 걸어줘야 한느지 궁금합니다
이 강의에서는 가장 이상적인(단순한) MOSFET 동작모델을 설명한 것입니다. 당연히 Vds 도 Ids 에 영향을 미칩니다. channel length modulation 과 같은 short channel effect 들은 다른 강의에서 따로 설명하였습니다.
스위치 동작에서는 saturation mode 로, 증폭기 동작에서는 증폭하려는 신호에 따라서 saturation/linear mode 둘 다 사용 합니다.
안녕하세요, 학과에서 들었던 강의가 이해가 안돼서 찾아왔어요!
교수님보다 더 이해가 빨리 잘 되는데,
혹시 P타입 MOSFET에 대한 설명은 따로 없는걸까요??
p-MOSFET 은 n-MOSFET 과 반대로만 생각하면 됩니다.
교수님 궁금한 사항이 있습니다. 그러면 MOSFET의 동작 영역에 관해서 설명할땐 accumulation/depletion/inversion 모드로 분류해서 설명해야하는걸까요? 아니면 linear/depletion/saturation 으로 분류해서 설명해야할까요? 다음주 기업면접인데 mosfet에 관해서 설명하라할때 전자 후자중에 어떤걸 기준으로 잡고 설명해야할지 궁금합니다..!!
이 강의에서 배웠듯이 linear 와 saturation 입니다.
생각을하고 질문해라
안녕하세요 교수님 궁금한점이 있습니다! 포화영역에서 드레인전류가 더이상 증가하지않는것은 드레인전류를 증가시켜주는 드레인전압을 높혀도 게이트전압에 의해 전자양이 결정되어있어 전류가흐르긴하지만 전자양은 이미정해져서 증가는 하지않는다고 하셨는데, 선형영역에서는 그렇다면 마찬가지로 게이트전압에 의해 전자양이 결정되는것은 똑같을텐데 게이트전압은 변화가없는데 드레인전류는 왜증가하는건가요?
안녕하세요 항상 좋은 강의 감사합니다.
Channel potential를 수식으로 나타낼 수 있을까요??😂
가장 단순한 형태의 모델은 [고급소자물리|3.1] 강의를 참고 바랍니다.
덕분에 동작영역에 대해 잘 이해 했습니다.
혹시 증폭기 회로에서 MOSFET을 왜 saturation영역에서 사용해야 되는지 알 수 있을까요?
본 강의에서는 small signal 해석에 대해서는 포함하지 않아, 간단히 댓글로는 설명이 어렵습니다. 교재나 다른 자료를 참고 바랍니다.
채널이 끊긴후에도 전류가 흐르는게 강한 전계에 의해서 전자가 휩쓸려간다고 하셨는데 그게 드리프트 전류때문이 맞는건가요??
네 맞습니다.
저 여쭤보고 싶은게 있는데 saturation 영역에서 Vd를 증가시켜도 건너갈 전자의 양이 정해져서 Id가 그대로라고 하셨는데
Vd를 증가시키면 전기장이 세지고 그러면 전자가 지나갈때 더 빠르게 지나가서 I = dQ/dt 에서 분모가 작아지니까 전류가 커지지 않나요??
감사합니다!!
맞게 생각하고 있습니다. VD를 증가시키게 되면 수평한 방향의 전기장이 세지기 때문에 전자가 더 빠르게 이동하여 결과적으로 드레인 전류가 커지게 됩니다. 이러한 현상이 나타나는 구간이 바로 linear region 입니다.
다만 VD > VG-VT(=VDsat) 가 되어 saturation region 이 되면, 드레인쪽에서 채널이 끊긴부분(△L)이 발생합니다. 이 때는 추가적인 VD의 증가(=VD-VDsat)분이 끊긴채널부분(△L) 에 걸리게 됩니다. 조금 쉽게 비유하면, 추가적으로 VD가 증가하더라도 VD의 증가가 채널에 있는 전자를 움직이것에 쓰이는 것이 아니라, 채널이 끊어지게 만드는 것에만 쓰인다고 생각할 수 있겠습니다.
따라서 saturation region 에서는 VD 가 계속 증가하여도, △L은 계속 증가하지만 드레인 전류는 고정되어 집니다. (물론 뒤의 강의에서 배우겠지만, △L이 계속 증가하면서 발생하는 channel length modulation 현상때문에 실제로는 saturation region 에서도 드레인전류가 증가합니다)
@@DevicePhysics 감사합니다!! 좋은 하루되세요:)
교수님 좋은 강의 감사합니다.
혹시 MOS에서 VGB가 일정한 이유가 VG는 금속 기판에 전압을 인가했기때문에 저항이 없어서 SiO2 부분에 VG가 감소없이 작용하고 Si기판에 가한 VB는 SiO2부분까지 가게 되면 저항에 의한 전압 감소가 있지만 애초에 0V라고 생각했기때문에 VGB가 일정한건지 궁금합니다!
하나만 더 질문하겠습니다 ㅠㅠ
mos구조에서 VG에 의해 n채널이 생성되고그 상태에서 VD를 가하게 될때 source에서 전자가 나와 전류가 흐르게 되는 것인지 n채널 자체에 있는 전자가 흐르는 건지 궁금합니다.
n채널이라는 것은 mos구조 inversion영역에서 생성된 전자들이 하나의 길을 만들어 소스에서 나온 전자가 흐를 수 있게 해주는 것인지 궁금합니다.
또한 VG가 흐를 수 있는 전자의 양을 결정하여 pinch off 상태가 되더라도 VD 가 증가하더라도 전류는 일정하게 된다고 하셨는데 VG가 일정할 경우 n채널이 끊기게 되면 끊기지않은 n채널에 일정한 VG에 해당하는 전하량만큼 전자들이 존재하여 전자들의 양은 일정하게 되고 따라서 VD를 증가하더라도 Id는 일정해진다고 생각해도 되는지 궁금합니다..!!!
무언가 잘못 이해한 것 같은데, VGB 가 '수평한 방향(x축)' 에 대해서 일정하다고 말한 것입니다. 그 이유는 단순히 수평한 방향으로 MOS 구조가 똑같기 때문입니다.
@@jss6895 1. source 에 있는 전자가 drain 까지 이동하여 전류를 만드는 것입니다.
2. inversion channel 은 원래 p-type Si 였으나 게이트전압에 의해 n-type Si 으로 성질이 바뀐 영역이라 생각하면 됩니다.
3. pinch off 가 발생하면, VD 를 증가시켜도 VD 의 증가분은 전부 pinch off 영역에 걸리게 됩니다. 즉 VD 를 증가시키는 것이 채널에는 아무런 영향을 미치지 않기 때문에 결과적으로 드레인전류가 그대로 유지되는 것입니다.
교수님 항상 좋은 강의 정말 감사드립니다. 교수님 덕분에 이번 학기가 훨씬 수월한 것 같습니다!!
질문이 한 가지 있습니다.
14:00부분에 V_D 는 saturaition을 넘어가게 되면 I_D에 영향을 주지 못하고 이때 I_d에 영향을 주는 것은 V_G만이라고 하셨습니다.
그런데 V_D가 증가하면 V_G에서 V_D를 뺀만큼의 (5:05 에서 설명해주신 것과 같이) 수직방향으로 감소된 전압이 걸리게 되고,
그만큼 유도되는 inversion layer가 없어진다는 것은 mobile carrier의 감소를 의미함으로
I_D 전류의 감소를 일으킬 것이라 생각했는데
어느 단계에서 제 생각이 틀렸는지 조언받을 수 있다면 감사할 것 같습니다.
강의에서 설명한대로, VD 가 계속 증가하다보면 drain 근처에서 채널이 끊어지는 pinch off 현상이 발생합니다. pinch off 가 발생하면, 외부에서 VDsat 이상으로 가해준 드레인전압은 전부 pinch off 영역에 걸리게 됩니다. 즉, 드레인전압을 아무리 높여도 채널의 전류를 증가시키는데 사용되는 것이 아니라 pinch off 영역을 넓히는데에만 사용됩니다.
@@DevicePhysics 답변 정말 감사합니다. 교수님. pinch off 영역이 넓혀지는 것은 결국 전하량의 감소라 전류가 감소할 것이라 생각했는데, 아래 다른 분들 댓글들을 모두 읽어보니 기초과목의 한계인 거 같아 참고해주신 고급소자 강의를 들어보겠습니다!!
@@DevicePhysics 교수님 안녕하세요 이 부분을 여러 강의를 듣고 다시 생각해보았는데요.
pinch off 영역이 넓어지면 그만큼 mobile carrier가 존재하는 영역이 작아지는 뜻이고, 이는 결국 mobile carrier가 감소하여 전류가 감소할 수도 있는 것 아닌가요?
long channel 가정이라 무시가능한 것인가요?
@@glencheckisthename [기초반도체공학|5.6] 강의를 보면, pinch-off 영역이 커지면서 effective channel length 가 감소하기 때문에 오히려 드레인 전류는 증가하게 됩니다.
@@DevicePhysics 감사합니다 교수님!!
안녕하세요! 많은 도움이 되고 있습니다
혹시 BJT 는 예전 강의같은것도 없을까요??
BJT는 강의한적이 없어서 동영상이 없습니다.
아~ 넵넵 답변 감사합니다~ 강의 정말 좋아요
Inversion된다는게 어떤 뜻인가요?
어느 부분까지 강의를 들은건지 모르겠는데, 물리전자공학부터 시작해서 기초반도체공학의 MOSFET 이전 강의들은 전부 MOSFET 의 동작을 이해하기 위해 필요한 준비과정입니다.
inversion 이란, 반도체의 majority carrier 의 타입이 원래것이 아니라 반대의 타입으로 바뀌는 현상을 뜻합니다. 이 정의를 이해하기 위해 이전 강의들이 존재하는것이니 처음부터 차근차근 공부해보길 바랍니다.
컴퓨터 메인보드의 전원부에 사용된 n채널 모스펫 의 스펙문서 보는법좀 알려주세요
보는법이라는게 딱히 없습니다. 그냥 알기를 원하는 스펙을 datasheet에서 찾아서 확인하는것 뿐입니다.
왜 소리가 안들니지
감사합니다 교수님.. 웬만한 학부 강의를 들어보았지만 제일이신 것 같습니다. 반도체 관련 대학원 및 진로를 준비하며 공부를 하고 있는데 정말 큰 도움을 받았습니다.
제가 예전부터 풀지 못한 의문점이 있는데, 혹시 여쭤봐도 되겠습니까?
pinch off와 punch through의 개념이 계속 충돌합니다.
9분 즈음부터 나오는 MOSFET의 모식도를 보면, Source/Drain과 body 사이에 존재하는 depletion region이 이미 맞닿아 있습니다.
제가 찾아본 대부분의 서적에서 Vg(gate voltage)에 따른 MOSFET의 동작을 설명할 때 교수님이 사용하신 모식도와 동일합니다.
하지만 punch through는 short channel effect 중 하나로 device의 크기가 작아짐에 따라 Source/Drain의 depletion region이 맞닿으면서
leakage current 유발 및 gate의 channel에 대한 제어력 감소 등의 문제를 일으키는 현상으로 알고 있습니다.
그렇다면...9분 즈음 나오는 모식도들에서는 이미 MOSFET내의 Source/Drain depletion 영역이 맞닿은 채로 존재하는데..
이미 punch through와 같은 현상이 나타나야 하는 것이 아닌가란 의문이 듭니다.
혹시라도 답변 주신다면 정말 감사할 것 같습니다.
앞으로도 좋은 강의와 영상 부탁드립니다!
감사합니다.
다 맞게 잘 이해하고 있습니다. Vg 가 depletion mode 를 만들게 되면, source/drain 의 depletion region 이 맟닿게 됩니다.
하지만 일단 채널이 형성되고 나면, 드레인 전류는 채널을 통해서 흐르게 됩니다.
채널저항이 맟닿은 depletion region 의 저항보다 훨씬 작기 때문에, Vd 에 의한 전류가 대부분 채널을 통해 흐르게 됩니다.
punchthrough 현상은 채널보다 한참 멀리 떨어진 bulk 영역에서 발생하는 현상입니다.
즉, 채널에서 전류가 흐르고 있는 상황에서, 추가로 bulk 쪽의 depletion region 이 서로 맟닿아서 전류가 흐르게 되는 현상입니다.
Vd 가 매우 크거나, Lg 가 매우 짧을 때, 발생하는 현상이 되겠습니다.
@@DevicePhysics
아...bulk 영역과 surface 영역의 차이였군요!! 정말 감사합니다. 덕분에 오랫동안 고민해 온 부분에 대한 답을 얻었습니다.
친절하고 빠른 답변 너무나 감사드립니다 교수님!
저희 과 교수님이셨으면 하는 바램일 정도입니다ㅜㅜ 감사합니다!!
12:44
항상 좋은 강의 감사드립니다.
공부하던 중 명확하게 이해를 하지 못한 부분이 있어 댓글을 달게 되었습니다.
mosfet의 output characteristic에 대하여 Vgs값의 증가에 따른 id값 증가를 정성적으로 이해할때(nmos기준), gate voltage의 증가에 따라 channel내 inversion된 전자(캐리어)의 양이 증가하여 id값이 증가한다 라고 이해하는 것과
gate voltage의 증가에 inversion된 전자의 양이 증가하여 "채널의 단면적이 증가하고", source로부터 공급되는 전자들이 흘러가는 "channel(통로)이 커졌기에" 시간당 흐르는 전자(캐리어)의 양이 증가하여 id가 증가한다 라고 이해하는 것 두 가지 중에 어떤 해석이 더 정확한 표현일까요?
첫번째가 맞습니다.
실제 inversion channel 의 두께는 단면적을 고려할 수 없을 정도로 매우 얇습니다. 강의에서 이야기한것처럼 inversion charge 가 게이트전압에 대해 exponential 하게 증가하기 때문에 전류가 증가하는 것입니다.
@@DevicePhysics 답변 감사드립니다.
아니 이게 왜 이해가 쉽게 되죠???