Cadence Virtuoso:: CMOS Inverter Layout || Part-2.

แชร์
ฝัง
  • เผยแพร่เมื่อ 9 พ.ย. 2024

ความคิดเห็น • 62

  • @zinhaboussi
    @zinhaboussi ปีที่แล้ว +8

    Very helpful, thank you so much may Allah open doors of goodness for you InchAllah

  • @akshaybhargav1086
    @akshaybhargav1086 24 วันที่ผ่านมา +1

    Sir, if I didn't detach the body from the transistors, should I use a separate Via to connect the sources of the transistors to VDD, and GND?
    Also I saw a method where we draw a Nwell patch over the pmos. Why do we have to do that?

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  22 วันที่ผ่านมา +1

      Hi, Since MOS has four terminals. Schematic has 4 terminals. Layout should have 4 terminals. Else leads to LVS error.
      Alternate method used NWell patch because it is designed using individual layers.

    • @akshaybhargav1086
      @akshaybhargav1086 17 วันที่ผ่านมา

      @@dr.hariprasadnaikbhattu So does that depend on the PDK we use? Also if I didn't detach the body from the transistors, should I use a separate Via to connect the sources of the transistors to VDD, and GND?

  • @untitled7460
    @untitled7460 2 ปีที่แล้ว +1

    Thank you sir👌👌👌. Is body tap only at one side enough? In what cases do we need to place guard ring around the mosfet?

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  2 ปีที่แล้ว

      Body Tap can be aligned to any one side based on convenience. Guard rings aare placed where sensitive circuitry is located near a noisy circuit.

  • @HungNguyen-mg2bf
    @HungNguyen-mg2bf 2 ปีที่แล้ว +1

    Hello Sir, I tried to run Assura RCX, and got prompted "No Technology directory found". Do I have to run any command prior to running Virtuoso? Thank you very much.

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  2 ปีที่แล้ว

      Hi, no command but check for assura --> technology
      Search for assura tech file

    • @HungNguyen-mg2bf
      @HungNguyen-mg2bf 2 ปีที่แล้ว +1

      @@dr.hariprasadnaikbhattu Thank you, I have figured out how to solve the issue.

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  2 ปีที่แล้ว

      @@HungNguyen-mg2bf Great

    • @vdr7025
      @vdr7025 2 ปีที่แล้ว

      @@HungNguyen-mg2bf I am having the same issue. Could you please share the solution.

  • @mbabu9576
    @mbabu9576 4 หลายเดือนก่อน +2

    Good explanation sir.thank you.

  • @muntasirfahad7797
    @muntasirfahad7797 2 หลายเดือนก่อน +1

    Sir i can't find assura in the option. I have a option called calibre . Is it the assura ?

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  2 หลายเดือนก่อน +1

      Hi, assura and calibre are different. Calibre is more precise

  • @saichandan2743
    @saichandan2743 ปีที่แล้ว +2

    Sir post a video on layout design for the circuits which are having resistors

  • @aakashjana6225
    @aakashjana6225 2 ปีที่แล้ว +1

    sir can you explain how the design is being fit within a certain number of metal tracks

  • @electroniclab739
    @electroniclab739 5 หลายเดือนก่อน +1

    zindaabd
    good job sir had kai kana

  • @qemmm11
    @qemmm11 10 หลายเดือนก่อน +1

    Very helpful 😊

  • @mdshabazansari3214
    @mdshabazansari3214 ปีที่แล้ว +3

    Sir, i don't have assura drop down menu, I am using gpdk045 library. How to solve it?

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  ปีที่แล้ว +1

      Assura is a technology file
      It must be there

    • @godavarimanibabu5798
      @godavarimanibabu5798 7 หลายเดือนก่อน

      ​@@dr.hariprasadnaikbhattu sir same problem for me assura module have been downloaded in gpdk45 but it is not invoking in layout terminal but instead calibre is showing to run drc file

    • @hemangnagpal7047
      @hemangnagpal7047 4 หลายเดือนก่อน

      @@godavarimanibabu5798 did u get any solution bro? or were u able to do DRC using calibre?

    • @mohamedadel4321
      @mohamedadel4321 3 หลายเดือนก่อน

      @@hemangnagpal7047 did you get the solution?

  • @maheshpadurangmore6210
    @maheshpadurangmore6210 3 ปีที่แล้ว +1

    This cadence software is installed on window or linux

  • @riyazuddinmohammed3508
    @riyazuddinmohammed3508 3 ปีที่แล้ว +1

    i got errors
    NIMP.A.1: Nimp area must be >=0.15 um
    PIMP.A.1: Pimp area must be >=0.15 um
    what does they mean sir

  • @SRIHARSHABHATTU
    @SRIHARSHABHATTU ปีที่แล้ว +1

    Thanks for the Video.

  • @flame9999
    @flame9999 7 หลายเดือนก่อน +1

    Incredible. Thanks

  • @jashwanthchowdhary1828
    @jashwanthchowdhary1828 2 ปีที่แล้ว +1

    Hi sir, If possible make a video on tri-state Inverter and D flip flop

  • @bhattu.karamchand3411
    @bhattu.karamchand3411 10 หลายเดือนก่อน +2

    Thanks

  • @saurabhkesari8395
    @saurabhkesari8395 4 หลายเดือนก่อน +1

    Polysilicon contact is not working

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  4 หลายเดือนก่อน +1

      Hi, I could not get what was that you are asking

    • @saurabhkesari8395
      @saurabhkesari8395 4 หลายเดือนก่อน

      @@dr.hariprasadnaikbhattu while connecting one polysilicon to another polysilicon create path option is not correctly joining the both gates I had to use rectangle to connect finally it was connected

  • @maruthimn1223
    @maruthimn1223 3 หลายเดือนก่อน +1

    Thank uu sir❤

  • @vanshikaprabhakar9805
    @vanshikaprabhakar9805 11 หลายเดือนก่อน +1

    sir can you please help me with memristor emulator

  • @trieu1962
    @trieu1962 22 วันที่ผ่านมา +1

    how to fix 4] MSLOT1. W.1 MSLOT1.L.1: Metall Slot width/length must be >=0.2 um

    • @dr.hariprasadnaikbhattu
      @dr.hariprasadnaikbhattu  22 วันที่ผ่านมา +1

      Hi, I could not get what you are asking for

    • @trieu1962
      @trieu1962 20 วันที่ผ่านมา

      @@dr.hariprasadnaikbhattu it is an error when i check DRC

  • @Anand-nx5py
    @Anand-nx5py 3 ปีที่แล้ว +1

    ❤️

  • @ShubhamGupta-lk8fb
    @ShubhamGupta-lk8fb 7 หลายเดือนก่อน +1

    🙏🙏

  • @animal.lover3463
    @animal.lover3463 ปีที่แล้ว +1

    👍👍