RISC, l'architecture de microprocesseur qui déchire
ฝัง
- เผยแพร่เมื่อ 18 ก.ย. 2024
- Dans cette vidéo je reviens sur l'architecture RISC, sa naissance, son histoire, ses avantages et inconvénients, comment elle a failli devenir l'architecture des microprocesseurs du futur et pourquoi elle le sera peut-être de nouveau.
Sommaire du live du 16 septembre 2024 :
00:02 - Bienvenue
02:43 - L'architecture RISC
34:48 - Conclusion
Les liens :
- en.wikipedia.o...
- en.wikipedia.o...
- en.wikipedia.o...
- en.wikipedia.o...)
- en.wikipedia.o...)
- en.wikipedia.o...
- en.wikipedia.o...
- fr.wikipedia.o...
- en.wikipedia.o...
- www.righto.com/...
Billet de blog :
- www.emaxilde.n...
Mon Twitter : / ponceto91
Mon Bluesky : bsky.app/profi...
Mon Twitch : / ponceto91
Mon site web : www.emaxilde.net/
Mes articles : www.emaxilde.n... - วิทยาศาสตร์และเทคโนโลยี
Excellente analyse @olivier ! Super de voir de la qualité sur ce sujet... En français 😃
Le RISC V est pour l'instant loin de donner le meilleur de lui même, mais pour des questions pécuniaires, progresse assez rapidement en particulier dans le secteur des microcontrôleurs que l'on retrouve actuellement sous une myriade de variantes ARM, dans la majorité de milliards de périphériques et autres composants dédiés.
L'étape des smartphones sera un peu plus dure à franchir.. Cela prendra probablement quelques années pour arriver jusqu'à l'ouest..
Quand à l'implémentation sur PC et donc l'usage individuel.. Il y a tellement d'argent en jeu, de pouvoir et de contrôle à maintenir et tellement d'inertie pour certains acteurs majeurs que le RISC V risque d'être longtemps cantonné à une frange d'usage, façon Linux.
Après, nul n'est prophète sur sa planète 😄
Merci 🫶🫶
Risc est plus qu'une architecture, c'est aussi un systeme de programmation en un nombre reduit d'instruction, contrairement au CISC qu'on trouve dans nombre d'architectures basé sur plethore d'instructuions, une tournure d'esprit differente. RISC que j'ai connu il y a 25 ans avec la serie des micro controleurs Microchip PIC 10 12 et 16... Il faut des fois se triturer l'esprit pour faire ce qu'on veut, mais on y arrive toujours!
Sujet très intéressant
🙏🙏
passionnant merci
Merci à toi 🙏
Petit truc dès le départ, le film Hackers, est toujours d'actualité dans les techniques employées. Certain tout ce qui est "débit" et résolutions est largement dépasser (et les effets spéciaux à la con pour les serveurs... sérieux les gars des VFX, si vous voyez des arcs de courant dans une salle de serveur, barrez vous au plus vite)... bref, hormis les VFX de merde, un film à voir.
Pour l'amour du RISC...😅👏
Haha ^^ Quelle belle réf ^^
Vidéo 👍
J'allais la faire ! 🤣
@@jlba7999 il manque des justiciers milliardaires
C'est marrant j'avais fait un microprocesseur sur minecraft sans y connaitre grand chose (j'avais le temps pendant le covid) sans connaitre grand chose de plus que le concepte l'alu, clock et registre... bah au final, pourtant c'est sur minecraft, cette "breve experience (de quelques centaines d'heures quand meme), me permet maintenant de vraiment bien comprendre comment ca marche ces trucs! Et en effet, c'etait plus un risc que j'avais fait cisc trop chiant XD
Merci minecraft
Super video et merci, je viens de decouvrir la chaine je regarde le reste tranquilement ce soir, vraiment super qualitatif!
Merci 🫶
@@ponceto91 merci a vous! Par rapport a moi vous etes d'un certain age, c'est genial car dans votre generation vous avez une super bonne vu d'ensemble ayant vu arriver les premiers ordinateurs (personels je veux dire), les epopées de AT&T,...
AMD n'était pas Fabless au début, ni lors de la montée du CISC vs RISC.
Sinon super vidéo. Merci
Très chouette vidéo, contenu bien instructif 👍😃
Merci à toi 👍
A ma connaissance Le RISC ne diminue pas nécessairement le nombre de transistors, (il sont juste répartis différemment). Pour exécuter des instructions au cycle, il faut réduire le nombre d'étapes. Par exemple, les adders utilisent des transistors supplémentairement pour effectuer des prédictions de retenues, la multiplication ou la division représentent aussi une surface plus importante (combinants des adders et des barrel-shifters en chaines). Ce que l'on gagne en utilisant un séquenceur micro-cablé et un jeu d'instructions réduit, on le perd dans l'implémentation de l'ALU. Le pipeline est aussi plus gourmand en transistors, et l'architecture Harvard réclamant 2 accès mémoires par cycle, l'implémentation du cache et des write ou read buffer est aussi très consommateur de transistors.
Il m'a semblé que la raison principale de l'utilisation des CISC était surtout le coût de la mémoire. Le code RISC consomme beaucoup de mémoire (d'où le mode thumb des ARM), en plus d'être particulièrement laborieux à implémenter en asm (les chargements et les sauts sont autant de pièges).
Le RISC, tel que conçu à l'origine, diminue bien le nombre de transistors vs le CISC. C'est bien le fait d'avoir un jeu d'instruction réduit et une orthogonalité du jeu d'instruction, qui génère cet effet de bord.
La prédiction de retenue est utilisée indifféremment des implémentations et consomme en effet énormément de transistors mais a pour effet d'éviter d'avoir un temps de propagation.
Quant au CISC, cette architecture est celle qui a naturellement émergée des début de l'informatique, d'après les besoins des devs en assembleur, pas nécessairement pour un pb de mémoire. Comme je l'expliquais, le CISC était (je dis bien était), plus adapté au dev assembleur manuel, ce qui engendrait un design hardware plus complexe et gourmand en transistors.
Les transistors "économisés" en RISC ont servi à ajouter du cache, des registres supplémentaires, etc ...
En fait, de nos jours, RISC vs CISC pour des processeurs plutôt dans la haut de la gamme vont souvent contenir un nombre de transistors relativement équivalent, mais ils vont les "consommer" de façon assez différente.
Peut-être qu'avec l'essor de l'IA les besoins de gain en performance vont profiter a l'architecture RISC.
C'est possible. Mais je pense que c'est surtout la recherche d'un meilleur ratio perf/watt qui balance en faveur du RISC, il n'y a qu'à voir les consommations électriques des cpu mobiles ou desktop en arm ou risc v comparé aux équivalents cisc x86_64
Un like juste pour le nom !
Haha, mais il faut regarder la vidéo aussi 😂
Wouah, le titre rétro 😍
Et le T-shirt SunnyTech 😍
Tavu ? 😅
RISC-V a un Board Director qui va un peu ralentir l'innovation dessus. J'ajouterais que on ne remerciera pas Intel et son Itanium pour avoir couler les tentatives de progression des Mips et des Sparc, qui auraient dût continuer la course au lieu de stopper leur travaux à l'annonce d'une architecture RISC de la part de Intel. Après, il est est peut être possible de voir un simili de RISC-V dans des microcodes à venir chez CISC.
Si je ne dis pas de bêtise les vlwi étaient aussi employés par transmeta et ses processeur Crusoé
Transmeta avait embauché Linus Torwald
Oui tout à fait. Les processeurs de Transmeta avait pour objectif de pouvoir implémenter n'importe quelle ISA (dont le x86) et de faire une translation dynamique de code vers leur architecture RISC sous jacente, un peu comme un microcode
Un régal :p
Merci Henri ❤️
Trop sympa ! Je m’abonne :)
Merci 🙏❤️
Le son de la voix est trop faible, c'est pénible.
J'ai changé le setup ce week-end, le niveau est un peu plus bas que d'habitude mais pas de beaucoup. Je vais remonter pour la prochaine
Dommage, les pubs à répétitions toutes les 5 minutes rendent le visionnage insupportable, j'abandonne.
Merci pour le retour. YT avait en effet mis plein de coupures pubs.
Je viens de reconfigurer la publication pour alléger.
Ublock es ton amie!
J'ai beaucoup de mal avec ce terme "d'achitecture RISC", parceque RISC et CISC ce sont pas des architectures, mais des jeux d'instructions.
C'est historiquement lié (certains jeux d'instructions favorisent certaines architectures, comme les RISC à 5 étages par exemple), mais c'est quand même différent, surtout maintenant où les processeurs sont de plus en plus complexes. Les architectures sont qualifiées de pipelinées, microcodées, superscalaires, spéculatives, multithread...
On peut faire un RISC-V microcodé, un CISC pipeliné... Intel a prétendu que leurs processeurs sont basés sur des RISC depuis le i486 (avant le Pentium), à cause du pipeline qui permettait d'exécuter certaines instructions en 1 cycle, mais c'est avant tout du marketing à l'époque où tout le monde (même Intel) pensait que les x86 étaient moribonds face au RISCs SPARC, MIPS, PowerPC, PA-RISC, Alpha... La "traduction des instructions CISC en instructions RISC", c'est du pipeau.
RISC et CISC sont bien des architectures, ou plus précisément des design d'architectures, en aucun cas des jeux d'instructions qui eux sont des ISA et la façon de les utiliser les ABI.
Pour le reste, les cartes sont brouillées depuis le milieu des années 90, mais des design purs RISC reviennent en force de par leur plus grande simplicité (simplicité relative surtout pour des CPU modernes), limitant l'échauffement et la consommation d'énergie. Comme je l'expliquais, les chaînes de compilation permettent de mieux exploiter de nos jours leur design plus simple mais aussi plus complexe à programmer d'un point de vue humain.
Alors oui on peut faire du RISC microcodé, le microcode derrière étant comme je l'expliquais une forme de micro opérations, sur l'on pourrait appeler micro RISC si on poussait le bouchon loin.
Je ne sais pas ce qui se passe, mais j’ai une pub toutes les cinq minutes
Ha bon ? 🤔
@@ponceto91Oui, j’en suis 5 ou là et c’est la fin.
😶
Je viens de check les paramètre YT. En effet, la plateforme avait bourré la vidéo de pubs, j'ai nettement allégé les coupures
Mystère résolu !