Why Consider SystemVerilog for Synthesizable RTL

แชร์
ฝัง
  • เผยแพร่เมื่อ 17 ม.ค. 2025

ความคิดเห็น • 2

  • @rajnishpatel6639
    @rajnishpatel6639 2 ปีที่แล้ว

    Very very knowledgeable video . .. thankyou so much sir 💐

  • @jaysingh6066
    @jaysingh6066 10 หลายเดือนก่อน

    awesome video !!