Simplemente IMPECABLE !!! Tan solo decirte que adjuntes un enlace de referidos de JLCPCB en tus proyectos y así consigues apoyo económico para ampliar tu magnifico contenido del canal.
es increible la habilidad que tiene para el diseño de pcb, por que no realiza algun curso al respecto? yo pagaria por participar, incluso si realiza algun curso de electronica digital con todos esos detalles que no enseñan en otros cursos, como la importancia de la impedancia de la linea de transimision en los circuitos digitales, etc
Gracias por su interés. En relación a las lineas de transmisión y la impedancia característica puede mirar el capítulo 10 de mi serie de videos: th-cam.com/video/S3HCY2-y6p8/w-d-xo.html. En ese video se entra con bastante detalle en la problemática de tener la impedancia desajustada, y se muestran ejemplos. Es un video que a mi particularmente me gustó como quedó. Luego también puede mirar el capítulo 12 donde se aplican los conceptos en la práctica.
Si, claro. Justamente hace unos minutos he añadido el Gerber dentro de la carpeta "Production" en Github: github.com/John-Lluch/SwitchBrain/tree/main/14-Chapter/KICAD/VGA
Enhorabuena por el vídeo. Un recurso fantástico. Una sencilla pregunta. Dices que hace falta el gated clock para que la señal WR_ADDR se muestree limpiamente. Hasta donde puedo Googlear, el propósito del gated clock es consumir menos potencia desactivando partes del circuito. ¿Cómo contribuye ese gated clock a que la señal se procese limpiamente? ¿Puedes ofrecer alguna referencia?
Es cierto que el "gated clock" se puede usar en circuitos de microprocesadores con el objetivo de desconectar partes de circuitos cuando no se requieren, para ahorrar energía, pero realmente es porque la /desconexión/ debe producirse limpiamente, y en todo caso sincronizada con la señal de reloj. El gated clock contiene un Data Latch y una puerta AND. La alternativa sencilla sería usar únicamente la puerta AND: en mi esquema podría entrar la señal de /6.25 MHz y la señal de WR_ADDR a la puerta AND, y usar la salida de la puerta como CK_ADDR. Pero eso tiene el problema que cualquier rebote o fluctuación que pudiera producirse en WR_ADDR (que es bastante probable ya que se trata de una señal que viene de fuera) se transmitiría inmediatamente a CK_ADDR y la dirección que se captura en el Registro de Direcciones podría ser inconsistente. Con la adición del Data Latch, lo que se consigue es que la señal CK_ADDR se mantiene estable y totalmente sincronizada con la señal de reloj. Incluso si WR_ADDR desparece en un momento inoportuno del ciclo de reloj, la señal CK_ADDR se mantendrá durante la mitad del ciclo, evitándose así problemas de tiempos en el funcionamiento, y liberando la señal de WR_ADDR (que es externa) de la necesidad de estar sincronizada con el reloj de la placa. Espero que eso aclare la finalidad de esa parte del circuito.
Mil gracias por la explicación. Entiendo que para eliminar los glitches de WR_ADDR, bastaría con el latch. La puerta AND no hace nada al respecto y solo es necesaria porque queremos que CK_ADDR se active durante el semiciclo del reloj adecuado. Ambas cosas combinadas son el equivalente al gated clock. Pero no buscamos esa función concreta ni ese propósito de desactivar el reloj para limitar el consumo. Solo queremos latchear WR_ADDR sin glitches y activarlo como CK_ADDR en el momento adecuado. ¿Ando muy desencaminado?
Me encanta este vídeo y puede ayudar a mucha gente que necesite dar video de sus propios mini ordenador Pero una pregunta se podría hacer más simple Gracias
Gracias por su comentario. He visto por ahí algunos desarrollos con FPGA (Field-programmable gate array) que lógicamente utilizan menos componentes. A nivel teórico la complejidad es mas o menos la misma, pero hay que programar la FPGA para que genere las señales correspondientes. Es un campo que desconozco. También se podría hacer con algún procesador de 32 bits moderno suficientemente rápido como para poder alcanzar directamente el VGA. En mi caso, el objetivo era hacerlo únicamente con componentes electrónicos mas o menos estándar sin utilizar elementos programables modernos como FPGAs etc.
@@RelayComputerbuenas, yo creo que con tu conocimiento sobre circuitos digitales, y teniendo en cuenta que cpld y fpgas incorporan la posibilidad de desarrollar sobre esquemáticos, incluso incluyen librerías que emulan muchos chips serie 74... No tendrías ningún problema. Yo he podido con el cpld de altera emp240 sacar las señales de sincronismo, paleta e incluso leer y escribir de ram externa, aunque para mi, esto último es lo más complicado... Por el tema de tiempos entre lectura del cpld y tiempo de acceso y escritura de la cpu que escribe el fram buffer... Hay que asegurarse de que no haya contención del bus... O bien usar la opción cara que es la sram de doble puerto... Unos 60 euros para 512kbit
No estoy familiarizado con las FPGAs pero estoy seguro que es totalmente posible implementar este circuito u otros mucho mas sofisticados en ellas. De hecho buscando en internet he encontrado algunos proyectos bastante interesantes con prestaciones superiores a mi tarjeta. Éste en concreto de Avelino Herrera está en Español: avelinoherrera.com/blog/index.php?m=10&y=17&entry=entry171025-151846 y parece muy bien explicado, aunque el artículo es de hace unos años.
TH-cam me ofreció verlo y lo he disfrutado como un niño pequeño... qué recuerdos de aquellos tiempos 😂
Muchas gracias por tu interés!
@@RelayComputer
No he encontrado en tu canal el vídeo donde haces el analizador lógico Thor
Es justo el capítulo anterior de mi serie de videos : th-cam.com/video/qvM7EkNEaXE/w-d-xo.html
Información de gran calidad, se agradece este nivel en canales en español.
Sigue así y gracias por este pedazo de contenido!
He estado todo el video con la boca abierta 🙌🙌 Grande !!!!!
Gracias por comentar, celebro que le haya gustado!
Un vídeo sublime, muchas gracias por él. Está muy bien explicado y detallado, se aprende muchísimo con tu canal. Gracias de nuevo!
Gracias, saludos
Wow, tienes un conocimiento impresionante en electrónica digital!!!!, ovaciones!!, saludos desde México
Increíble explicación amigo muchas felicidades
Que maravilla de video, excelente, como todos los anteriores. De lo mejor que he visto desde el pasado. Esperando el próximo...
Video muy bien trabajado y entretenido.
Un gran video, gracias por explicar estos temas desde hoy tienes un suscriptor nuevo.
No paras !!! 👏👏👏👏👏👏👏
eres un maquina!!!
Perfecto, simplemente perfecto
Simplemente IMPECABLE !!!
Tan solo decirte que adjuntes un enlace de referidos de JLCPCB en tus proyectos y así consigues apoyo económico para ampliar tu magnifico contenido del canal.
Gracias por tu sugerencia!. Miraré como puede hacerse
Excelente proyecto.
Un cordial saludo
Igualmente. Gracias por comentar
Excelente!!! Muchas gracias por compartirlo!!!
Gracias por tu apoyo!
excelente vídeo, muy bien explicado
Gracias! 😊
Excelente.. bien explicado
Buenísimo, nuevo sub en 3, 2, 1...
Gracias por tu apoyo
Excelente! 🙂👍🏻
es increible la habilidad que tiene para el diseño de pcb, por que no realiza algun curso al respecto? yo pagaria por participar, incluso si realiza algun curso de electronica digital con todos esos detalles que no enseñan en otros cursos, como la importancia de la impedancia de la linea de transimision en los circuitos digitales, etc
Gracias por su interés. En relación a las lineas de transmisión y la impedancia característica puede mirar el capítulo 10 de mi serie de videos: th-cam.com/video/S3HCY2-y6p8/w-d-xo.html. En ese video se entra con bastante detalle en la problemática de tener la impedancia desajustada, y se muestran ejemplos. Es un video que a mi particularmente me gustó como quedó. Luego también puede mirar el capítulo 12 donde se aplican los conceptos en la práctica.
Podrías publicar el archivo Gerber me encantaría mandar a hacer la placa
Si, claro. Justamente hace unos minutos he añadido el Gerber dentro de la carpeta "Production" en Github: github.com/John-Lluch/SwitchBrain/tree/main/14-Chapter/KICAD/VGA
Enhorabuena por el vídeo. Un recurso fantástico. Una sencilla pregunta. Dices que hace falta el gated clock para que la señal WR_ADDR se muestree limpiamente. Hasta donde puedo Googlear, el propósito del gated clock es consumir menos potencia desactivando partes del circuito. ¿Cómo contribuye ese gated clock a que la señal se procese limpiamente? ¿Puedes ofrecer alguna referencia?
Es cierto que el "gated clock" se puede usar en circuitos de microprocesadores con el objetivo de desconectar partes de circuitos cuando no se requieren, para ahorrar energía, pero realmente es porque la /desconexión/ debe producirse limpiamente, y en todo caso sincronizada con la señal de reloj.
El gated clock contiene un Data Latch y una puerta AND. La alternativa sencilla sería usar únicamente la puerta AND: en mi esquema podría entrar la señal de /6.25 MHz y la señal de WR_ADDR a la puerta AND, y usar la salida de la puerta como CK_ADDR. Pero eso tiene el problema que cualquier rebote o fluctuación que pudiera producirse en WR_ADDR (que es bastante probable ya que se trata de una señal que viene de fuera) se transmitiría inmediatamente a CK_ADDR y la dirección que se captura en el Registro de Direcciones podría ser inconsistente. Con la adición del Data Latch, lo que se consigue es que la señal CK_ADDR se mantiene estable y totalmente sincronizada con la señal de reloj. Incluso si WR_ADDR desparece en un momento inoportuno del ciclo de reloj, la señal CK_ADDR se mantendrá durante la mitad del ciclo, evitándose así problemas de tiempos en el funcionamiento, y liberando la señal de WR_ADDR (que es externa) de la necesidad de estar sincronizada con el reloj de la placa.
Espero que eso aclare la finalidad de esa parte del circuito.
Mil gracias por la explicación. Entiendo que para eliminar los glitches de WR_ADDR, bastaría con el latch. La puerta AND no hace nada al respecto y solo es necesaria porque queremos que CK_ADDR se active durante el semiciclo del reloj adecuado. Ambas cosas combinadas son el equivalente al gated clock. Pero no buscamos esa función concreta ni ese propósito de desactivar el reloj para limitar el consumo. Solo queremos latchear WR_ADDR sin glitches y activarlo como CK_ADDR en el momento adecuado. ¿Ando muy desencaminado?
@@apoloval Eso es exactamente !
Me encanta este vídeo y puede ayudar a mucha gente que necesite dar video de sus propios mini ordenador
Pero una pregunta se podría hacer más simple
Gracias
Gracias por su comentario. He visto por ahí algunos desarrollos con FPGA (Field-programmable gate array) que lógicamente utilizan menos componentes. A nivel teórico la complejidad es mas o menos la misma, pero hay que programar la FPGA para que genere las señales correspondientes. Es un campo que desconozco. También se podría hacer con algún procesador de 32 bits moderno suficientemente rápido como para poder alcanzar directamente el VGA. En mi caso, el objetivo era hacerlo únicamente con componentes electrónicos mas o menos estándar sin utilizar elementos programables modernos como FPGAs etc.
@@RelayComputerbuenas, yo creo que con tu conocimiento sobre circuitos digitales, y teniendo en cuenta que cpld y fpgas incorporan la posibilidad de desarrollar sobre esquemáticos, incluso incluyen librerías que emulan muchos chips serie 74... No tendrías ningún problema. Yo he podido con el cpld de altera emp240 sacar las señales de sincronismo, paleta e incluso leer y escribir de ram externa, aunque para mi, esto último es lo más complicado... Por el tema de tiempos entre lectura del cpld y tiempo de acceso y escritura de la cpu que escribe el fram buffer... Hay que asegurarse de que no haya contención del bus... O bien usar la opción cara que es la sram de doble puerto... Unos 60 euros para 512kbit
🤔
¿Y Doom para cuándo? 🥴
Ja ja, eso ya son palabras mayores... Gracias por comentar!
*Controlador UBGA?¡*
Excelente diseño y explicación. Cuánta de esa electrónica digital se podrá diseñar en una FPGA CYCLON 4?
No estoy familiarizado con las FPGAs pero estoy seguro que es totalmente posible implementar este circuito u otros mucho mas sofisticados en ellas. De hecho buscando en internet he encontrado algunos proyectos bastante interesantes con prestaciones superiores a mi tarjeta. Éste en concreto de Avelino Herrera está en Español: avelinoherrera.com/blog/index.php?m=10&y=17&entry=entry171025-151846 y parece muy bien explicado, aunque el artículo es de hace unos años.
Genial. un proyecto excelente! gracias
Gracias por comentar