Vivado ile Kapı Düzeyinde Verilog Uygulaması

แชร์
ฝัง
  • เผยแพร่เมื่อ 9 พ.ย. 2024

ความคิดเห็น • 23

  • @margaret908
    @margaret908 10 หลายเดือนก่อน +1

    Hocam sayısal elektronik dersime sizin kanalınızdan çalışıyorum diyecek kelime yok allah razı olsun ...

  • @murat_14
    @murat_14 4 หลายเดือนก่อน +3

    çoğu üniversitede maalesef verilog vhdl ismi geçmiyor bile. yabancı kaynaklar dahi kısıtlıyken bu listeyi oluşturduğunuz için teşekkür ederim.

  • @bugrahankutlu1450
    @bugrahankutlu1450 ปีที่แล้ว +2

    Şampiyonlar ligi maçı gibi anlatım ertem şener sunarken arkadan ömer üründül yorumluyor gibi hissettim :D

  • @n.zisanyalvac6538
    @n.zisanyalvac6538 ปีที่แล้ว +2

    Ilk defa yavaslatip izleyecegim bir seyi

  • @alper337
    @alper337 2 ปีที่แล้ว +1

    harika bir anlatım olmuş 👏🏻

  • @ahmetanadol5289
    @ahmetanadol5289 2 หลายเดือนก่อน

    Bir düzeltme yapmama izin verirseniz sevinirimFPGA (Field Programmable Gate Array) Elektriksel alan ile oprogramlanabilen arrayler değil ASIC den farklı olarak sahada programlanabilen arraylar anlamındadır. Saygılarımla,

    • @oguz_ergin
      @oguz_ergin  2 หลายเดือนก่อน

      Doğru :)

  • @testabsjskeueu5562
    @testabsjskeueu5562 3 ปีที่แล้ว +5

    Merhaba hocam,
    FPGA kısaltmasındaki field kelimesinin elektrik alanla bir alakası yok diye biliyorum, yanlışsam düzeltin. Kısaltmadaki "alan", müşteri tarafından ya da kullanım yerinde gibi bir anlama geliyor.

    • @oguz_ergin
      @oguz_ergin  3 ปีที่แล้ว +5

      Evet haklısın, yanlış söylemişim :) Üretimden sonra değiştirilebilir anlamında.

    • @testabsjskeueu5562
      @testabsjskeueu5562 3 ปีที่แล้ว +2

      @@oguz_ergin Hızlı cevabınız için teşekkürler, iyi akşamlar!

  • @mehmetarifartan5633
    @mehmetarifartan5633 ปีที่แล้ว

    Teşekkürler..

  • @margaret908
    @margaret908 10 หลายเดือนก่อน

    hocam $monitor($time ...) kısmını neden yazmadık biz labaratuvarda oyle yazıyoruz

  • @chaminsen
    @chaminsen 8 หลายเดือนก่อน

    Kod yazarken input, output,nor vb komutları renklenirken wire komutu renklenmedi, define komutu da aynı şekilde algılanmadı. Bu sorun nasıl çözülür? Bunun gibi hataları çözmek için hangi kaynaktan faydalanmalıyım?

  • @eceozaydin535
    @eceozaydin535 4 ปีที่แล้ว +1

    eğer pc ekranı net olsaydı harika bir paylaşım olacaktı :)

  • @yasirgultak
    @yasirgultak 2 ปีที่แล้ว

    Hocam proje için yeterli kapasiteye sahip bir mikrodenetleyicinin yazılımını değiştirmek yerine neden fpga kullanılıyor ? Projede yapılacak olan değişiklik için mikrodenetleyici değiştirmek gerekmiyorsa yüksek maliyetli bir fpga kartı kullanmak zorunda kalınıyor.

  • @kaanoguz1554
    @kaanoguz1554 ปีที่แล้ว +1

    Hocam sayısal sistemler tasarımı dersinde bu programı kullanıyoruz, lojik kapıların olduğu problemleri çözüyoruz. Bu dersleri izlesem doğru şeylere çalışmış olur muyum

    • @oguz_ergin
      @oguz_ergin  ปีที่แล้ว +3

      Bence olursun. Dersinizin konularını ben bilemem, onu sen daha iyi bilirsin.

    • @kaanoguz1554
      @kaanoguz1554 ปีที่แล้ว +1

      teşekkür ederim hocam@@oguz_ergin

  • @omer1862
    @omer1862 4 ปีที่แล้ว +3

    Verilog kodumu simule ederken girdilerim sayı olmasına rağmen Z olarak kabul etmektedir , çözümünü bilen varsa anlatabilir mi ?

    • @okanemlik5862
      @okanemlik5862 3 ปีที่แล้ว +1

      Aynı durum bende de oldu , ne kadar doğru bir çözüm bilmiyorum ama projeyi kaydedip çıktım sonra vivadoya yeniden girip open project dedim ve kayıtlı projeyi açtım düzeldi. Bir de kapıları tanımlarken dikkat et. Ben xnor kapısının ,F çıkışının nAxorB girişini tanımlarken hata yapıp nAxorb yazmışım, Ftb karşısı X olarak gözüktü ve kırmızı düz çizgi oluştu. Düzelttikten sonra sorunsuz görünüyor.

    • @margaret908
      @margaret908 10 หลายเดือนก่อน

      3yıl sonra aynı hata bende de var çko garip@@okanemlik5862

  • @mejoe444
    @mejoe444 ปีที่แล้ว

    Bu dersler sirali mi?