원래 도체성향인 Floating gate의 전자들을 -전압으로 P형 반도체로 넘어가면 그 전자들에 의해 n과 n사이에 n채널이 생겨서 전류가 흘러 bit가 1이 되고, +전압으로 다시 Floating gate로 전자가 FN 터널링으로 넘어가면 P형 반도체에 전자가 사라져 n 채널이 없어지니 n과 n사이에 전류가 흐르지 않아 bit에 0이 기록된다는 건가요?
GATE에 전압(V_READ) 인가시 FB에 전자가 쌓여있는 상태라면 인가 전압이 일부 상쇄되어 inversion Layer을 형성하기 위한 Vt전압을 충족하지 못하고, channel을 형성하지못해 Vd를 인가하여도 전류가 흐르지 않아 0으로 인식하는 것이고, GATE 전압 인가시 FB에 전자가 쌓여있지 않다면 더 손쉽게 (Vt가 낮은 상태되므로) V_READ를 인가했을때 inversion Layer=channel을 형성하여 Vd를 인가했을때 전류가 흘러 1이 되는 것입니다. FB에 전자 있을때 (Vt 높음)= 0 FB에 전자 없을때 (Vt 낮음)= 1
![[반도체 공정] 2. 이온주입 (ion implantation)](http://i.ytimg.com/vi/4dQahfRJsKQ/mqdefault.jpg)
![[반도체 공정] 2. 이온주입 (ion implantation)](/img/tr.png)
![[반도체 공정] 1. 산화 (Oxidation)](/img/n.gif)
04:05 면저항 -> 면전하로 정정합니다 ㅜㅜㅜ
모든 영상이 정말 큰 도움이 되고 있습니다.
정말 감사합니다.
좋은 교육영상 감사합니다 👍👍
앞선 영상들 모두 잘 보았습니다.
잘 설명해주신 덕분에 비전공자임에도 불구하고 이해가 쏙쏙 되고 있습니다.
02:55 에 설명해주실 때 CG라고 하셨는데 FG 아닌가요...? 오타인가 싶어서요...
좋은 영상 항상 감사합니다 :)
플로팅 개이트 맞습니다 ㅜ
감사합니다
고마워요 칩쟁이~
원래 도체성향인 Floating gate의 전자들을 -전압으로 P형 반도체로 넘어가면 그 전자들에 의해 n과 n사이에 n채널이 생겨서 전류가 흘러 bit가 1이 되고, +전압으로 다시 Floating gate로 전자가 FN 터널링으로 넘어가면 P형 반도체에 전자가 사라져 n 채널이 없어지니 n과 n사이에 전류가 흐르지 않아 bit에 0이 기록된다는 건가요?
GATE에 전압(V_READ) 인가시 FB에 전자가 쌓여있는 상태라면 인가 전압이 일부 상쇄되어 inversion Layer을 형성하기 위한 Vt전압을 충족하지 못하고, channel을 형성하지못해 Vd를 인가하여도 전류가 흐르지 않아 0으로 인식하는 것이고, GATE 전압 인가시 FB에 전자가 쌓여있지 않다면 더 손쉽게 (Vt가 낮은 상태되므로) V_READ를 인가했을때 inversion Layer=channel을 형성하여 Vd를 인가했을때 전류가 흘러 1이 되는 것입니다.
FB에 전자 있을때 (Vt 높음)= 0
FB에 전자 없을때 (Vt 낮음)= 1
이거 보면 주식 대박나겟죠?