Lecture 15: Static 0 Hazard and Dynamic Hazard

แชร์
ฝัง
  • เผยแพร่เมื่อ 7 ม.ค. 2025

ความคิดเห็น • 5

  • @shubhammaurya6078
    @shubhammaurya6078 3 ปีที่แล้ว +1

    11:00 In 3rd example ,there is error in pairing

  • @PrithaMajumder
    @PrithaMajumder 2 ปีที่แล้ว

    Thank You...!!!

  • @anilkataria.21
    @anilkataria.21 5 ปีที่แล้ว +4

    Nice

  • @avinasha237
    @avinasha237 ปีที่แล้ว

    In the static 0 Hazard , tau 2 must be delay of AND gate. I have a doubt regarding the delay of NOT and AND gate , as it shown in the timing diagram tau-1 and tau-2 is given as same. Whether this delay is same for all gate

    • @hemanthrajdakarapu277
      @hemanthrajdakarapu277 3 หลายเดือนก่อน

      No its not like all gates have same propagation delay. Generally inverter has least propagation delay since it is the basis for all gates in CMOS.