Cadence GPDK Design Tutorial: Layout View, DRC, and LVS

แชร์
ฝัง
  • เผยแพร่เมื่อ 21 ธ.ค. 2024

ความคิดเห็น • 1

  • @SameerAhmed-z3z
    @SameerAhmed-z3z 3 หลายเดือนก่อน

    Hi Aaron, what if in some PMOS device if source is connected to drain of some other devices then how we make body connection to avoid DRC error 'nwell_conn_StampErrorFloat' for such PMOS devices?. And how we do same for NMOS as well?