Conversion of JK FF to D FF | Sequential Logic Circuit | Digital Circuit Design in EXTC Engineering

แชร์
ฝัง
  • เผยแพร่เมื่อ 19 พ.ย. 2024

ความคิดเห็น • 3

  • @elangos8339
    @elangos8339 2 ปีที่แล้ว +2

    Why should give negative edge clock pulse

    • @Ekeeda
      @Ekeeda  2 ปีที่แล้ว

      Kindly download the Ekeeda Learning App ekeeda.com/download.html & ask your doubts. Our experts help you to resolve queries on chat.

  • @OmarAlmutairi-305
    @OmarAlmutairi-305 6 หลายเดือนก่อน +1

    Why you are angry 😂😂