Cadence Virtuoso tool for the design of CMOS inverter | Cadence tutorial | DC & Transient Analysis

แชร์
ฝัง
  • เผยแพร่เมื่อ 20 ก.ย. 2024

ความคิดเห็น • 54

  • @ExploreElectronics
    @ExploreElectronics  4 หลายเดือนก่อน

    Hey all Follow "ExploreElectronicsPlus" TH-cam channel for more on VLSI

  • @ammadtariq4339
    @ammadtariq4339 10 หลายเดือนก่อน +7

    amazing video,it will open new paths for beginners 😮😮

    • @ExploreElectronics
      @ExploreElectronics  4 หลายเดือนก่อน

      Follow "Explore Electronics Plus" TH-cam channel for more on VLSI

  • @vasantb2834
    @vasantb2834 หลายเดือนก่อน

    Thank you sir for the detailed explaination

  • @aminamk4849
    @aminamk4849 3 ปีที่แล้ว +14

    Was really helpful for our lab sessions..Thank you...😊👌

  • @verma8308
    @verma8308 4 หลายเดือนก่อน +3

    Thanks so much sir for great experience 🙏🙏

    • @ExploreElectronics
      @ExploreElectronics  4 หลายเดือนก่อน

      Follow "Explore Electronics Plus" TH-cam channel for more on VLSI

  • @mayanksinha7612
    @mayanksinha7612 5 หลายเดือนก่อน +2

    It is an wonderful tutorial on cadence. Thanks a lot ❤❤

  • @viswanathav9620
    @viswanathav9620 2 ปีที่แล้ว +4

    Very easily explained. THANK YOU

  • @tejudawson6088
    @tejudawson6088 ปีที่แล้ว +1

    Thank you so much sir...I'm willing to have more videos on cadence tool from your end. Once again thank you so much sir.

  • @sousoukh.280
    @sousoukh.280 8 หลายเดือนก่อน +1

    Thanks. Baraka Allah fik

  • @pushparaj3240
    @pushparaj3240 ปีที่แล้ว +1

    Very good explanation sir thank you

  • @sanchitbatra5719
    @sanchitbatra5719 10 หลายเดือนก่อน +2

    Thank You Sir !!

  • @bestmagiclorenz
    @bestmagiclorenz ปีที่แล้ว +1

    Thank you , for this video

  • @qemmm11
    @qemmm11 9 หลายเดือนก่อน +1

    Hi !i haveva question!
    When X=1,nmos is on so Y=0
    When x=0,pmos is on so Y=1
    So Y =x~

    • @ExploreElectronics
      @ExploreElectronics  9 หลายเดือนก่อน +1

      Yes Y = ~x

    • @qemmm11
      @qemmm11 9 หลายเดือนก่อน

      ​@@ExploreElectronicsMuch appreciated 😊
      Problems:
      1.Is it static CMOS circuit?
      2.Different in Pseudo CMOs design ?
      3 application for what??😊😊

    • @ExploreElectronics
      @ExploreElectronics  4 หลายเดือนก่อน +1

      ​@@qemmm11yes it is. Pseudo nmos has more leakage than CMOS.

  • @alejandrososa_
    @alejandrososa_ ปีที่แล้ว +1

    very helpful! thank you!

  • @arsalanamin9966
    @arsalanamin9966 2 ปีที่แล้ว +2

    If I want to add some plain text in schematic widow, then how can I do that ? Kindly answer.

  • @elijahmikaelson8027
    @elijahmikaelson8027 2 หลายเดือนก่อน

    When I want to create pins it shows an error that basic library not attached

  • @Krishna_yanamaha
    @Krishna_yanamaha 5 หลายเดือนก่อน

    Sir one video on downloading and setup of maguc vlsi tool sir please as we all cant have cadence tools it would be great help❤

  • @RITIKKUMAR-ws6cr
    @RITIKKUMAR-ws6cr หลายเดือนก่อน

    Sir i am unable to select the outputs, can you give me another way to put outputs.

  • @pushparaj3240
    @pushparaj3240 ปีที่แล้ว +3

    Sir, can you explain the simulation using nclaunch tool for the netlist.v file which is generated in synthesis using genus tool.

  • @AshutoshDhaka
    @AshutoshDhaka ปีที่แล้ว +1

    Bhadiya

  • @prabinbera9818
    @prabinbera9818 2 ปีที่แล้ว +2

    Can you please explain Tunnel fet circuit simulation using cadence with verilog A

  • @radhajoshi3302
    @radhajoshi3302 8 หลายเดือนก่อน +1

    Tqsm sir , really helpful

  • @Sharath_028
    @Sharath_028 5 หลายเดือนก่อน

    How to find the reliability of the inverter.
    Please let me know

  • @varunnagpal2258
    @varunnagpal2258 3 ปีที่แล้ว +3

    From where do I download and install Cadence tools such as virtuoso 6.1.x with license ?

  • @sanyamsaumay70
    @sanyamsaumay70 2 ปีที่แล้ว +1

    Awesome

  • @dhanvinprajapati7049
    @dhanvinprajapati7049 6 หลายเดือนก่อน

    after completing the simulation, how to close and save file ?

  • @rnautiyal3
    @rnautiyal3 ปีที่แล้ว +1

    Can you send me the gpdk180 folder? I have that missing

  • @Nitishkumar1516713
    @Nitishkumar1516713 2 ปีที่แล้ว +1

    Suppose, i have taken a ckt and i have reduced the area of my design by having same logic. Then, can i show that using virtuoso ?

  • @dismastoo5042
    @dismastoo5042 3 ปีที่แล้ว +1

    when I choose dc and try to select component parameters, it does not take me to the schematic to choose vpulse. could you help?

    • @ExploreElectronics
      @ExploreElectronics  3 ปีที่แล้ว

      Check you have component window opened, try to select component.
      Else click on component selector and manually go to test schematic window

  • @aashimagaba27
    @aashimagaba27 ปีที่แล้ว +2

    I don't have ADE L option for simulation. Can I do this with ADE explorer or ADE assembler?

  • @akhilbmenon6594
    @akhilbmenon6594 ปีที่แล้ว

    Sir, I downloaded Virtuoso, but there is no gpdk90 library. Where can I download virtuoso properly ??

  • @fareedabegamnadaf8557
    @fareedabegamnadaf8557 หลายเดือนก่อน

    Bro, how much cost for this software

  • @SanjayPamarathi
    @SanjayPamarathi 5 หลายเดือนก่อน

    Bro can please design finfet structure in Cadence virtuoso

  • @m.srinivasareddy7267
    @m.srinivasareddy7267 ปีที่แล้ว +1

    Sir please make a video of how to install cadence virtuoso

  • @gss8594
    @gss8594 3 ปีที่แล้ว +1

    How can I find threshold voltage from cadence

    • @gss8594
      @gss8594 3 ปีที่แล้ว

      Where can I see

    • @ExploreElectronics
      @ExploreElectronics  3 ปีที่แล้ว

      Threshold voltage in what design? or what u r looking for. not getting your qn properly.

  • @sadaqatelectronics
    @sadaqatelectronics 2 หลายเดือนก่อน

    Can you please give the python script for this circuit?

  • @adilkj1606
    @adilkj1606 11 หลายเดือนก่อน +1

    Excellent

  • @yaseennadaf216
    @yaseennadaf216 2 ปีที่แล้ว +1

    How to install this sir

  • @souravdas5931
    @souravdas5931 5 หลายเดือนก่อน

    I want to contact you. Kindly share it.