Архитектура ЭВМ. Лекция 4: Однотактный процессор: тракт данных, ветвление
ฝัง
- เผยแพร่เมื่อ 5 ก.ย. 2024
- В этом видео подробно рассматривается кодирование инструкций процессора на примере команд чтения и записи. Уделяется внимание командам перехода и устройству управления. Лектор: Кирилл Кринкин
Другие полезные материалы: online.osll.ru...
В который раз говорю, жаль, что нельзя больше одного лайка поставить! В голове все встаёт на свои места после Ваших лекций. Уходят пробелы в знаниях и вместе с ними "магия работы компьютера". Магию немножко жалко, но что поделать. Спасибо Вам!!!
Бесценные лекции. Спасибо за ваш труд
тяжко конечно воспринимается, но информация очень полезная, спасибо
При всем уважении у Вас на 4:17 минуте инструкция "lw" её "op-код" кодируется 35 но в справочнике ее номер 3 . И второе регистр назначение не rt а rd . Правда это справочник Risc-V, вожможно вы пишите инструкцию MIPS. Слушаю вашу третью лекцию очень позновательно. Спасибо.
На FPGA сейчас тестируют схему sony playstation 1. То есть матрицы fpga хватает для реализации даже такого устройства. Это действительно интересное устройство для отладки. А проект по "железной эмуляции" называется mister. От нашего инженера кстати)
спасибо! информативно
Все здорово, только непонятно насчет кратности счетчика команд (instruction pointer) черырем. С одной стороны вроде как пример RISC-процессора, где все кратно машинному слову (32-битам), а с другой стороны каждый байт памяти имеет свой уникальный адрес.
Наверное, стоило бы или убрать эту кратность четырем, или объяснить что схема позволяет зачем-то адресовать нецелые (сдвинутые) машинные слова, или указать что шина данных 8-битная и соответственно это некий 4-тактный процессор, маскирующийся под 1-тактный.
В самом начале там показано, что эти линии это 32 разряда. Если бы убрали кратность 4 байтам (4*8=32 бита) то как бы переходили к след команде. Да и это же всё для более простого понимания, на деле всё на столько сложнее, что мозг не выдержит понимания ))) сами же знаете это всё сейчас выполняется даже не в мильона операций в секунду... часто ты уже в ГГц!!! только вдуматься на пример даже пусть будет 1 ГГц это 10^9 тактов в секунду - одна секунда и вот столько опереций... жуть да и только.
Память адресуется по байтам, но команды имеют размерность 4 байта. Поэтому команды имеют адреса кратные 4-ем. Например, три последовательные команды будут иметь адреса 100, 104 и 108 соответственно
@@uradaghayev6700 Хорошо. А зачем нужна в РИСК-процессоре (учебный пример которого приводится) возможность адресования "невыровненных" машинных слов?
@@andreynemera65 в РИСК-процессоре все команды выровнены. Только Интел вынужден поддерживать, невыровненные по адресу команды из-за совместимости с 8088 процессорами, где адресация была по-байтово
@@uradaghayev6700 Команды IA-32 имеют разную длину, не вводите в заблуждение.
Регистровый файл и Data Mem читают и записывают по клоку или читают кобинационно и записывают по сигналу-защелке Write Enable? Если по клоку, то процессор, кажется, не однотактный.