Power Gating and Mother/Daughter cells in VLSI

แชร์
ฝัง
  • เผยแพร่เมื่อ 9 พ.ย. 2024

ความคิดเห็น • 11

  • @merrygo7189
    @merrygo7189 3 ปีที่แล้ว +1

    I shared your video ...hope you will get more subscriber.....

    • @jairamgouda
      @jairamgouda  3 ปีที่แล้ว

      Thank you so much 😀

  • @AnimeshVaishees
    @AnimeshVaishees 3 ปีที่แล้ว +5

    short circuit power doesn't come under static power leakage

    • @AhmedCr
      @AhmedCr 3 ปีที่แล้ว

      I agree, short circuit is part of dynamic not leakage power

  • @someshch5620
    @someshch5620 ปีที่แล้ว

    Thank you

  • @hahtesham11
    @hahtesham11 ปีที่แล้ว +1

    PMOS is slower device than NMOS considering same W/L .because holes have less mobility than electrons. NMOS has faster discharging .

  • @himansh1308
    @himansh1308 3 ปีที่แล้ว

    Sir, how to decide the number of power switch in header/footer??

  • @charyvadla4486
    @charyvadla4486 2 ปีที่แล้ว +1

    Thanks a lot

  • @CADDD_ACADEMY
    @CADDD_ACADEMY 2 ปีที่แล้ว

    Bro PMOS is slower than NMOS. PMOS has higher delay compared to NMOS! If aspects ratio (W/L) is constant

  • @merrygo7189
    @merrygo7189 3 ปีที่แล้ว +1

    Thanks 👍 a lot..