Proyecto FPGA. Custom IP AXI interface [EN ESPAÑOL]

Tercer proyecto de Vivado. Este proyecto trata de la creación de un periférico de AXI propio y el uso de las funciones de lectura y escritura de registros en AXI desde el Vitis.
Video anterior
• Proyecto FPGA. IP inte...

[@justogaraydelarosa6809]

Nunca me animé a trabajar una FPGA, pero con tus videos me animé a hacer mis proyectos.
Saludos desde Mexico.

[@jajajaj666]

Muy buen video, espero más, saludos!

[@nicolasruiz5831]

Un saludo cordial. Me gustaría buscar información sobre el tema del mundo de las fpga"s. Lastimosamente en Latinoamérica no hay documentación de calidad. Si tuviera la amabilidad de brindarme una guía o información para aprender no solo por lo básico sino al nivel del que haces tus videos. De ante mano gracias. Éxitos!!!

[@crazyindix]

Qué tal, primero que nada muchas gracias por los vídeos me han ayudado mucho, y segundo, he seguido los pasos pero no se me ha creado la carpeta drivers, sabes por qué podría ser?

[@embeddedonme7462]

Hola Richard, gracias por tu comentario! si has seguido los pasos exactamente igual que yo, se te debería haber creado. Mira que los directorios sean correctos. De todos modos, escríbeme en mi correo personal ([e-mail]) y si hace falta hacemos una reunión de meet para tratar de solucionar el problema.
Saludos,
Santi

[@embeddedonme7462]

Debe ser un problema de Xilinx porqué ya se ha preguntado antes. Esperemos que se encuentre una solución pronto.
forums.xilinx.com/t5/Xilinx-IP-Catalog/vivado-2020-1-package-new-ip-do-not-generate-driver-file/td-p/1143038

[@EsFunFula3003]

@@embeddedonme7462 Pudieron resolver este tema?? estoy trabajando con vivado 2023 y me sucede el mismo problema, por cierto, excelentes videos 👌