Verilog for Registers and Counters

แชร์
ฝัง
  • เผยแพร่เมื่อ 28 พ.ย. 2024

ความคิดเห็น • 21

  • @VRchitecture
    @VRchitecture ปีที่แล้ว

    For those who wondering why LOW signal of CLR was chosen for activation - there’s an inverter behind CLR input in actual circuits, so LOW internally becomes HIGH (in some cases CLK might also be inverted) 🤷🏻‍♂️

  • @andrewpersaud4144
    @andrewpersaud4144 7 ปีที่แล้ว +2

    oh man you just saved my lab. thank you

  • @ramkaranverma8862
    @ramkaranverma8862 4 ปีที่แล้ว +1

    can u please make a playlist for verilog??

  • @yazanabdalrazak9647
    @yazanabdalrazak9647 4 ปีที่แล้ว +1

    What is the code of asynchronous down counters in Verilog programming (EDA playground compiler)?
    Plz help

    • @kishore-qy5sr
      @kishore-qy5sr 4 ปีที่แล้ว +1

      You know this answer or not bro

    • @kishore-qy5sr
      @kishore-qy5sr 4 ปีที่แล้ว +1

      Tell me plzz

    • @yazanabdalrazak9647
      @yazanabdalrazak9647 4 ปีที่แล้ว

      No
      I searched on the Internet and no solution if you have it pls send it

  • @alwayserik
    @alwayserik 8 ปีที่แล้ว +2

    Can you explain why we use

    • @imharsha2259
      @imharsha2259 7 ปีที่แล้ว

      erq non block ing statement

    • @danntraz
      @danntraz 5 ปีที่แล้ว

      look up why this is, but you always want to use

  • @ParasSachapara1212
    @ParasSachapara1212 9 ปีที่แล้ว +1

    very helpful

  • @ቁምነገርቲዩብ-ቘ9ከ
    @ቁምነገርቲዩብ-ቘ9ከ 5 ปีที่แล้ว

    Good work!, thank you sir

  • @seal3081
    @seal3081 10 ปีที่แล้ว

    just what i needed, thanks

  • @lethanhcan5544
    @lethanhcan5544 9 ปีที่แล้ว

    cảm ơn bác

  • @ahsanniaz8282
    @ahsanniaz8282 7 ปีที่แล้ว

    Sir can we use else if?like
    if(....)
    {
    function
    }
    else if(.....)
    {
    function
    }

    • @yasinfatullayev
      @yasinfatullayev 5 ปีที่แล้ว

      Ahsan Niaz there is no function. There are modules in verilog and they are way different than functions. And also you can not call module inside of any procedure. It should be always outside. To be more clear you can not call any module inside @always block

  • @bediosoro7786
    @bediosoro7786 6 ปีที่แล้ว

    hello and thank you old man. can i have the text material

  • @antreasapostolou2019
    @antreasapostolou2019 9 ปีที่แล้ว

    Please help... + seal3081
    I am a little confused about the asynchronous clear
    if ( !clr ) { }
    and
    if ( clr == 0 ) { }
    Have the same meaning ? i mean clr is zero in both cases , !clr = 0?

    • @mathys2000yt
      @mathys2000yt  9 ปีที่แล้ว +1

      Antreas Apostolou It is asynchronous because of the statement negedge Clr_ in the sensitivity list. That means that the always block is executed not only at the positive edge of the clock, but also at the negative edge of Clr_, whenever this may occur (asynchronous with respect to clk).

    • @antreasapostolou2019
      @antreasapostolou2019 9 ปีที่แล้ว

      Peter Mathys
      Yes i can understand, but what about the !CLR value...is it zero ?