HDL.

En este vídeo te muestro como modelar un circuito semisumador en Verilog, su simulación en ModelSim y su comportamiento en una placa de desarrollo.
This video shows how to model a half adder circuit using Verilog, its simulation in ModelSim and its real behaviour in a development kit.
01:06 Crear proyecto
05:42 Semisumador. Modelaje comportamiento con puertas lógicas
09:30 Semisumador. Testbench
22:53 Semisumador con puertas lógicas. Simulación en ModelSim
27:55 Semisumador. Modelaje comportamiento funcional (dataflow)
31:50 Semisumador comportamiento funcional. Simulación en ModelSim
35:00 Semisumador. Modelaje comportamiento (behavioural)
38:40 Semisumador comportamiento (behavioural). Simulación en ModelSim
40:25 Pin Planner. Asociar pines de entrada y salida
51:02 Programmer. Programar la FPGA
53:41 Validar modelo del semisumador en la FPGA
Sígueme en GitHub: github.com/Aqu...