HDL.

En este vídeo actualizamos el módulo codificador binario de 7 segmentos e inicializamos ocho módulos en total.
This video shows how to improve the binary-to-7seg decoder and initializes eight of this module.
01:40 Crear proyecto
04:27 Mejorar codificador binario a 7-seg
13:46 Adaptar testbench
24:06 Simular el módulo en ModelSim-Altera
26:15 Adaptar el módulo para la FPGA Cyclone II y placa de desarrollo DE2
41:12 Programar el módulo en la FPGA Cyclone II
42:55 Validación en la placa de desarrollo DE2
Sígueme en GitHib: github.com/Aqu...