Описание и симуляция устройства на языке VHDL

В этом видео я опишу и посокажу как эмулировать устройство на языке VHDL. Данное устройство будет менять значение выходного сигнала на противоположное через заданный промежуток времени.
Код на GitHub: github.com/LLD... (в папке FPGA/VHDL/delay/)