Cours de VHDL #2. Signaux et Types

แชร์
ฝัง
  • เผยแพร่เมื่อ 13 ก.ย. 2024

ความคิดเห็น • 24

  • @nyke5570
    @nyke5570 ปีที่แล้ว +1

    je comprend pas grand chose mais vous expliqué tellement bien que je m'y force a comprendre. Merci pour vos vidéos la passion avant tout

  • @FlyBy2507
    @FlyBy2507 ปีที่แล้ว +1

    Clair. Net. Précis.
    Merci 🙂

  • @jfmahe1407
    @jfmahe1407 5 ปีที่แล้ว +1

    Vraiment super intéressant. J'ai une carte Spartan 6 que j'ai déjà programmée (VGA ....). Avec ces explications en plus, j'ai remarqué que j'en apprends encore. Eh oui, j'avais certaines lacunes. Merci beaucoup. Vivement la suite

  • @johnmike9853
    @johnmike9853 ปีที่แล้ว +1

    très très beau cours , merci !

  • @mohamedalioueche4165
    @mohamedalioueche4165 2 ปีที่แล้ว +2

    Très instructif ! Super !!!

  • @HR41Plan
    @HR41Plan 3 ปีที่แล้ว +2

    Merci pour se cours

  • @SoCodes-cy2yq
    @SoCodes-cy2yq 10 หลายเดือนก่อน +1

    Merci !

  • @zoemarc-angel3362
    @zoemarc-angel3362 ปีที่แล้ว

    merci infiniment.

  • @abderrahimelhamzi7054
    @abderrahimelhamzi7054 2 ปีที่แล้ว +1

    merci

  • @maaax-epoch84
    @maaax-epoch84 ปีที่แล้ว

    Bonjour,
    Tout d'abord un très grand merci pour vos cours. Ils sont passionnants. Quel boulot ça doit être à préparer et à réaliser. Chapeau bas.
    Dans l'exemple d'affectations tout à la fin du cours (16:43 ), on est d'accord que E3, E2, E1 et E0 sont censés être des signaux de type STD_LOGIC mais qu'ils ne sont pas déclarés (ce sont A, B, C, D, E, F et G qui sont déclarés).
    Est-ce une coquille ou est-ce que quelque chose m'a échappé?

  • @gaspard8458
    @gaspard8458 3 ปีที่แล้ว +1

    Bonsoir,
    Petite questions par rapport aux opérateurs relationnels abordés a 15:47 . Vous dites que ces dernières ne fonctionnent que pour les types INTEGER, SIGNED et UNSIGNED. Comment faire donc si on veut comparer deux STD_LOGIC_VECTOR par exemple ?
    Merci

    • @EricPeronnin
      @EricPeronnin  3 ปีที่แล้ว +2

      Bonsoir. Deux possibilités :
      - surcharger les opérateurs relationnels pour qu'ils fonctionnent avec ces types,
      - effectuer des conversions en SIGNED ou UNSIGNED.

    • @gaspard8458
      @gaspard8458 3 ปีที่แล้ว

      @@EricPeronnin très bien, je vais voir ça ! Merci beaucoup
      Bonne soirée

  • @themessi9874
    @themessi9874 ปีที่แล้ว

    on peut pas faire d'opérations arithmétiques avec e type réel ?

  • @djoudjoukcm8945
    @djoudjoukcm8945 4 ปีที่แล้ว

    Bonjour monsieur je viens tout juste de débuté en vhdl et franchement j'arrive pas comprendre c'est quoi la différence entre vhdl et fpga vu que on a eu cours de vhdl et tp en fpga merci de vouloir bien me répondre

    • @EricPeronnin
      @EricPeronnin  4 ปีที่แล้ว +6

      Bonjour.
      C'est un simple problème de vocabulaire.
      Le FPGA est un composant. Il intègre de plusieurs milliers à plusieurs millions de portes logiques qui peuvent être connectées entre elles en fonction de nos besoins pour répondre à un cahier des charges donnés.
      Le VHDL est un langage de description matérielle. Il permet d'écrire des programmes dont la synthèse (on ne parle pas de compilation ici mais bien de synthèse) puis l'implémentation fournissent un fichier qui permettra de configurer le FPGA pour que celui-ci puisse effectuer les "calculs" qui ont été décrits en VHDL.
      Eric

    • @djoudjoukcm8945
      @djoudjoukcm8945 4 ปีที่แล้ว

      @@EricPeronnin merciiii🤗

  • @oumaimadahmani1546
    @oumaimadahmani1546 5 ปีที่แล้ว

    la suite de cours s'il vous plait

    • @EricPeronnin
      @EricPeronnin  5 ปีที่แล้ว +2

      Ca vient :-) J'essaie d'en enregistrer jeudi.
      Eric PERONNIN

    • @oumaimadahmani1546
      @oumaimadahmani1546 5 ปีที่แล้ว +2

      @@EricPeronnin merci beaucoup...c'est juste que j' ai un examen en VHDl la semaine prochaine...j'essaie d'apprendre le maximum avec vous