Dhara Patel
Dhara Patel
  • 12
  • 68 476
EC372 Checkpoint Theorem
EC372 Checkpoint Theorem
มุมมอง: 2 459

วีดีโอ

EC372 Fault dominance technique13:59EC372 Fault dominance technique
EC372 Fault dominance technique
มุมมอง 6K4 ปีที่แล้ว
EC372 Fault dominance technique
EC341 Displacement current and modified Ampere's circuital Law13:07EC341 Displacement current and modified Ampere's circuital Law
EC341 Displacement current and modified Ampere's circuital Law
มุมมอง 524 ปีที่แล้ว
EC341 Displacement current and modified Ampere's circuital Law
EC341 Faraday's Induction law8:36EC341 Faraday's Induction law
EC341 Faraday's Induction law
มุมมอง 264 ปีที่แล้ว
EC341 Faraday's Induction law
EC341 Point form of Ampere's Circuital law19:58EC341 Point form of Ampere's Circuital law
EC341 Point form of Ampere's Circuital law
มุมมอง 634 ปีที่แล้ว
EC341 Point form of Ampere's Circuital law
EC341- Curl of Vector11:59EC341- Curl of Vector
EC341- Curl of Vector
มุมมอง 244 ปีที่แล้ว
EC341- Curl of Vector
Design and Implement verilog HDL code for Random Access Memory (RAM) using test bench21:56Design and Implement verilog HDL code for Random Access Memory (RAM) using test bench
Design and Implement verilog HDL code for Random Access Memory (RAM) using test bench
มุมมอง 7K4 ปีที่แล้ว
Design and Implement verilog HDL code for Random Access Memory (RAM) using test bench
Design and Implement Verilog HDL code for BCD to 7 segment Display with test bench12:23Design and Implement Verilog HDL code for BCD to 7 segment Display with test bench
Design and Implement Verilog HDL code for BCD to 7 segment Display with test bench
มุมมอง 16K4 ปีที่แล้ว
Design and Implement Verilog HDL code for BCD to 7 segment Display with test bench
Design and Implement HDL code for Read Only Memory(ROM) in verilog with test bench6:51Design and Implement HDL code for Read Only Memory(ROM) in verilog with test bench
Design and Implement HDL code for Read Only Memory(ROM) in verilog with test bench
มุมมอง 4.6K4 ปีที่แล้ว
Design and Implement HDL code for Read Only Memory(ROM) in verilog with test bench
Design and Implement HDL code for 4 bit Universal Shift Register with Test bench22:45Design and Implement HDL code for 4 bit Universal Shift Register with Test bench
Design and Implement HDL code for 4 bit Universal Shift Register with Test bench
มุมมอง 11K4 ปีที่แล้ว
Design and Implement HDL code for 4 bit Universal Shift Register with Test bench
Design Sequence detector using mealy and moore machines27:50Design Sequence detector using mealy and moore machines
Design Sequence detector using mealy and moore machines
มุมมอง 21K4 ปีที่แล้ว
Design Sequence detector using mealy and moore machines
EC751_CMOS VLSI DESIGN - II6:42EC751_CMOS VLSI DESIGN - II
EC751_CMOS VLSI DESIGN - II
มุมมอง 1234 ปีที่แล้ว
Two stage op-amp_part 1

ความคิดเห็น

  • @darshanms8197
    @darshanms8197 2 หลายเดือนก่อน

    can i know which software you used here and can i get a source code ?

  • @NaiduGaneshYouthKolakaluru
    @NaiduGaneshYouthKolakaluru 11 หลายเดือนก่อน

    TECHI BHAIIIIII

  • @smokerji9768
    @smokerji9768 2 ปีที่แล้ว

    tysm its really helpfull

  • @greeneyesboy7534
    @greeneyesboy7534 2 ปีที่แล้ว

    Reading toh hum bhi kr skty Hy yr explain kroo

    • @chinmayparmar9220
      @chinmayparmar9220 ปีที่แล้ว

      abe gawar samja to rahi hai pura.. anpadh hai kya

  • @uxruslan
    @uxruslan 3 ปีที่แล้ว

    Mohtarma Code ? Kindly

  • @anshulshrivastava7406
    @anshulshrivastava7406 3 ปีที่แล้ว

    maam plzz help

  • @Udaykumar-ed6qj
    @Udaykumar-ed6qj 3 ปีที่แล้ว

    Mam can u give u r mail id