- 60
- 201 646
VLSI Technology
Vietnam
เข้าร่วมเมื่อ 1 พ.ค. 2020
VLSI Technology là kênh chia sẻ kiến thức về lĩnh vực vi mạch điện tử và bán dẫn dành cho các sinh viên và kỹ sư ở Việt Nam. Nếu bạn muốn thảo luận hoặc hợp tác với chúng tôi, bạn có thể liên lạc qua email nguyenquan.icd@gmail.com.
Các chia sẻ của kênh này được tài liệu hóa một phần thông qua blog cá nhân (nguyenquanicd.blogspot.com/)
------------------------------------------------------------------------------------------------------------------------------------------------
VLSI Technology is the integrated circuit and semiconductor channel. It's for the Vietnam students and engineers. If you would like to discuss or cooperate with us, you can contact free time via the email nguyenquan.icd@gmail.com.
Some contents are documented on the personal blog (nguyenquanicd.blogspot.com/).
Các chia sẻ của kênh này được tài liệu hóa một phần thông qua blog cá nhân (nguyenquanicd.blogspot.com/)
------------------------------------------------------------------------------------------------------------------------------------------------
VLSI Technology is the integrated circuit and semiconductor channel. It's for the Vietnam students and engineers. If you would like to discuss or cooperate with us, you can contact free time via the email nguyenquan.icd@gmail.com.
Some contents are documented on the personal blog (nguyenquanicd.blogspot.com/).
[VLSI-T] Clock Domain Crossing - 2. Timing Violation, Asynchronism and Metastability
Content:
1/ Timing violation and real root cause
2/ Metastability (Metastable state)
#vlsitechnology #nguyequanicd #cdc #icdesign #clockdomaincrossing
--------------------------------------------------------------------------------------------
Blog: nguyenquanicd.blogspot.com/
Github: github.com/nguyenquanicd
LinkedIn: www.linkedin.com/company/icde...
Facebook: integratedci...
Twitter: NguyenQ23302315?s=03
TH-cam: th-cam.com/channels/0Eo.html...
Email: nguyenquan.icd@gmail.com
1/ Timing violation and real root cause
2/ Metastability (Metastable state)
#vlsitechnology #nguyequanicd #cdc #icdesign #clockdomaincrossing
--------------------------------------------------------------------------------------------
Blog: nguyenquanicd.blogspot.com/
Github: github.com/nguyenquanicd
LinkedIn: www.linkedin.com/company/icde...
Facebook: integratedci...
Twitter: NguyenQ23302315?s=03
TH-cam: th-cam.com/channels/0Eo.html...
Email: nguyenquan.icd@gmail.com
มุมมอง: 744
วีดีโอ
![[VLSI-T] Clock Domain Crossing - 1. Timing Requirement](http://i.ytimg.com/vi/jlIaevUx1Bo/mqdefault.jpg)
![[VLSI-T] Clock Domain Crossing - 1. Timing Requirement](/img/tr.png)
[VLSI-T] Clock Domain Crossing - 1. Timing Requirement
มุมมอง 1.1K5 หลายเดือนก่อน
#vlsitechnology #STA #nguyenquanicd #ClockDomainCrossing #cdc Content: 1/ Timing Window 2/ Structure and behavior of D Flip-flop (D-FF) 3/ Why do setup and hold time exist in D-FF? 4/ Role of RTL designer and physical designer in timing optimization. 5/ How to check setup and hold time? Blog: nguyenquanicd.blogspot.com/ Github: github.com/nguyenquanicd LinkedIn: www.linkedin.com/company/icde......
![[VLSI-T] Tổng Quan Về SoC và Tư Duy Của Người Thiết Kế SoC (SoC Overview & Mindset of SoC Designer)](http://i.ytimg.com/vi/XoLs_2ZQMD0/mqdefault.jpg)
[VLSI-T] Tổng Quan Về SoC và Tư Duy Của Người Thiết Kế SoC (SoC Overview & Mindset of SoC Designer)
มุมมอง 1.8K6 หลายเดือนก่อน
Video này chia sẻ quan điểm cá nhân về những điều quan trọng mà một SoC designer cần quan tâm khi thực hiện thiết kế hoặc tích hợp các thành phần trong một chip SoC. Nội dung chính gồm các mục sau: 1. SoC là gì? - What is SoC? 2. Các thành phần chính của 1 chip SoC - Components of SoC 3. Điểm quan trọng của một chip SoC dành cho xe hơi - Key feature of automotive SoC (Vì mình đang làm mảng này ...
![[VLSI Technology] Đọc Tài Liệu - Giao thức AMBA AXI - Phần 2 (Document Reading: AMBA AXI Protocol)](http://i.ytimg.com/vi/yIf5KKcpjFs/mqdefault.jpg)
[VLSI Technology] Đọc Tài Liệu - Giao thức AMBA AXI - Phần 2 (Document Reading: AMBA AXI Protocol)
มุมมอง 75310 หลายเดือนก่อน
#SystemVerilog #AXI #AMBA #VLSIE001 #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilog #AMBA #AXI Đính chính: Ở cuối video, mình có nói việc, từ phiên bản AXI4 trở về sau thì việc gửi WDATA trước khi gửi address trên AW là chưa chính xác. Việc gửi WDATA trước khi gửi address vẫn được chấp nhận. Nội dung: 1/ Transfer là gì? 2/ Transacsion là gì? - Khi nào một read...
![[VLSI Technology] Đọc Tài Liệu - Giao thức AMBA AXI - Phần 1 (Document Reading: AMBA AXI Protocol)](http://i.ytimg.com/vi/J8td3H5OlyA/mqdefault.jpg)
[VLSI Technology] Đọc Tài Liệu - Giao thức AMBA AXI - Phần 1 (Document Reading: AMBA AXI Protocol)
มุมมอง 1.4K11 หลายเดือนก่อน
#VLSIE001 #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilog #AMBA #axi Nội dung: 1/ AMBA là gì? 2/ Ứng dụng của AMBA và AXI protocol trong một SoC 3/ Manager và subordinate Blog: nguyenquanicd.blogspot.com/ Github: github.com/nguyenquanicd LinkedIn: www.linkedin.com/company/icde... Facebook: integratedci... Twitter: NguyenQ23302315?s=03 ...
![[VLSI] Một vài kinh nghiệm phỏng vấn - Interview Tips](http://i.ytimg.com/vi/j9SFFI4ZeP8/mqdefault.jpg)
[VLSI] Một vài kinh nghiệm phỏng vấn - Interview Tips
มุมมอง 2.3K11 หลายเดือนก่อน
#vlsitraining #vlsitechnology #nguyenquan #rtldesign #designverification #interview Blog : nguyenquanicd.blogspot.com/ Github: github.com/nguyenquanicd LinkedIn: www.linkedin.com/company/icde... Facebook: integratedci... Twitter: NguyenQ23302315?s=03 TH-cam: th-cam.com/channels/0Eo.html... email : nguyenquan.icd@gmail.com
![[AMBA] Bài 1 - Tổng Quan Về AMBA | Làm Thế Nào Để Xác Định Đúng Phiên Bản AMBA?](http://i.ytimg.com/vi/5VkZQBx_pWs/mqdefault.jpg)
[AMBA] Bài 1 - Tổng Quan Về AMBA | Làm Thế Nào Để Xác Định Đúng Phiên Bản AMBA?
มุมมอง 1.4K2 ปีที่แล้ว
#VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #SystemBus #AMBA AMBA là viết tắt của Advanced Microcontroller Bus Architecture Các tài liệu kỹ thuật của ARM nói chung và AMBA nói riêng có rất nhiều phiên bản khác nhau do quá trình phát triển, cải tiến. Việc tham khảo đúng tài liệu gặp khó khăn vì các lý do sau đây: - Không có quy ước về tên file ngay từ đầu - Không có quy ước về tên...
![[VLSIE003] Bài 2C - Giao thức AMBA APB4 | Logic Design Flow](http://i.ytimg.com/vi/eW4zBf15MXE/mqdefault.jpg)
[VLSIE003] Bài 2C - Giao thức AMBA APB4 | Logic Design Flow
มุมมอง 2.6K2 ปีที่แล้ว
Video này nằm trong chuỗi bài nói về quy trình thiết kế một lõi IP trong thiết kế số (VLSIE003). Trong chuỗi bài này, các bạn sẽ thực thành thiết kế một lõi IP JTAG2APB. Nội Dung chính của video này: - Mọi điều cần biết về AMBA APB4, hy vọng là đầy đủ ? #VLSIE003 #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilog #LogicDesign #JTAG #APB Blog: nguyenquanicd.blogsp...
![[VLSIE002] Bài 5 - Kiểu dữ liệu: Kiểu enum (Enumeration) | SystemVerilog for Synthesis](/img/n.gif)
[VLSIE002] Bài 5 - Kiểu dữ liệu: Kiểu enum (Enumeration) | SystemVerilog for Synthesis
มุมมอง 9692 ปีที่แล้ว
#VLSIE002 #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilog Đây là chuỗi video trình bày về SystemVerilog dùng cho mô tả RTL code tổng hợp được. Bài này trình bày về enumeration. - Định nghĩa biến enum - Định nghĩa kiểu enum - Ưu điểm & Ứng dụng - Các ví dụ và phân tích Blog : nguyenquanicd.blogspot.com/ Github: github.com/nguyenquanicd LinkedIn: www.linkedin.co...
[VLSIE003] Bài 2B.4 - Những Vấn Đề Còn Lại Về Giao Thức JTAG | Logic Design Flow
มุมมอง 6603 ปีที่แล้ว
Video này nằm trong chuỗi bài nói về quy trình thiết kế một lõi IP trong thiết kế số (VLSIE003). Trong chuỗi bài này, các bạn sẽ thực thành thiết kế một lõi IP JTAG2APB. Nội Dung chính: - Giải thích waveform của JTAG trong IEEE 1149.1-2001 - Giải thích mạch nguyên lý trong IEEE 1149.1-2001 - Một số lưu ý #VLSIE003 #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilo...
[Coffee & Friends] Tiện Ích Visual Studio Code Cho System Verilog và Verilog
มุมมอง 2K3 ปีที่แล้ว
#CoffeeNFriends #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilog "Coffee and Friends" là những topic lung tung về đủ mọi thể loại. Cái này không theo bất cứ một series nào, nó là những topic rời rạc mà một ai đó trong nhóm mình thích thảo luận khi nhóm cafe online cuối tuần. Vì vậy, ngôn từ sẽ không "chính thống" lắm. Hôm nay chém về tiện ích của Visual Studio ...
[VLSIE003] Bài 2B.3 - Tín Hiệu Điều Khiển Từ TAP FSM & Thanh Ghi IR Của JTAG | Logic Design Flow
มุมมอง 1.4K3 ปีที่แล้ว
Video này nằm trong chuỗi bài nói về quy trình thiết kế một lõi IP trong thiết kế số (VLSIE003). Trong chuỗi bài này, các bạn sẽ thực thành thiết kế một lõi IP JTAG2APB. Nội Dung chính: - Các tín hiệu điều khiển sinh ra từ TAP FSM - Thanh ghi lệnh IR - Waveform điều khiển thanh ghi lệnh IR #VLSIE003 #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilog #LogicDesign ...
[VLSIE003] Bài 2B.2 - Cấu Trúc và Hoạt Động Của JTAG | Logic Design Flow
มุมมอง 1.2K3 ปีที่แล้ว
#VLSIE003 #VLSITechnology #VSLITech #VLSITek #ICDesign #nguyequanicd #Verilog #SystemVerilog #LogicDesign #JTAG #APB - Cấu trúc của bộ điều khiển JTAG bên trong chip - TAP FSM - Cách một register được cấu hình và đọc thông qua JTAG Blog : nguyenquanicd.blogspot.com/ Github: github.com/nguyenquanicd LinkedIn: www.linkedin.com/company/icde... Facebook: integratedci... Twitter: twitte...
Bài 3B - Cách chạy script, Import thư viện, lấy thông tin user, ngày giờ, và đường dẫn trong Python
มุมมอง 1K3 ปีที่แล้ว
Bài 3B - Cách chạy script, Import thư viện, lấy thông tin user, ngày giờ, và đường dẫn trong Python
#VLSITechnology Bài 3A - Trích Xuất Thông Tin Port Từ File Verilog & SV | Python For RTL Designer
มุมมอง 9413 ปีที่แล้ว
#VLSITechnology Bài 3A - Trích Xuất Thông Tin Port Từ File Verilog & SV | Python For RTL Designer
[VLSIE003] Bài 2B.1 - Ứng Dụng & Giao Tiếp JTAG | Logic Design Flow
มุมมอง 1.5K3 ปีที่แล้ว
[VLSIE003] Bài 2B.1 - Ứng Dụng & Giao Tiếp JTAG | Logic Design Flow
#VLSITechnology Bài 2 - Cài Đặt CygWin, Trình Thông Dịch Python & Package | Python For RTL Designer
มุมมอง 2.5K3 ปีที่แล้ว
#VLSITechnology Bài 2 - Cài Đặt CygWin, Trình Thông Dịch Python & Package | Python For RTL Designer
#VLSITechnology Bài 1 - Tổng Quan Về Script Trong Thiết Kế Vi Mạch | Python For RTL Designer
มุมมอง 3.4K3 ปีที่แล้ว
#VLSITechnology Bài 1 - Tổng Quan Về Script Trong Thiết Kế Vi Mạch | Python For RTL Designer
#VLSITechnology [VLSIE003] Bài 2A - Nghiên Cứu Vấn Đề | Investigation
มุมมอง 1.4K3 ปีที่แล้ว
#VLSITechnology [VLSIE003] Bài 2A - Nghiên Cứu Vấn Đề | Investigation
#VLSITechnology [VLSIE003] Bài 1 - Giới Thiệu Quy Trình Thiết Kế Mạch Số | Logic Design Flow
มุมมอง 3.8K3 ปีที่แล้ว
#VLSITechnology [VLSIE003] Bài 1 - Giới Thiệu Quy Trình Thiết Kế Mạch Số | Logic Design Flow
#VLSITechnology [VLSIE003] Giới Thiệu Khóa Học Thiết Kế Mạch Logic | Logic Design
มุมมอง 2.8K3 ปีที่แล้ว
#VLSITechnology [VLSIE003] Giới Thiệu Khóa Học Thiết Kế Mạch Logic | Logic Design
#VLSITechnology Phần 1: Tổng Quan Về Bus Hệ Thống | On-chip Bus Overview
มุมมอง 3.9K3 ปีที่แล้ว
#VLSITechnology Phần 1: Tổng Quan Về Bus Hệ Thống | On-chip Bus Overview
#VLSITechnology Glitch Trong Mạch Số | Phần 1 - Tổng Quan về Glitch
มุมมอง 1.3K3 ปีที่แล้ว
#VLSITechnology Glitch Trong Mạch Số | Phần 1 - Tổng Quan về Glitch
#VLSITechnology Phần 3: Thực thi mô phỏng với QuestaSim trên Windows với một Perl script
มุมมอง 7204 ปีที่แล้ว
#VLSITechnology Phần 3: Thực thi mô phỏng với QuestaSim trên Windows với một Perl script
#VLSITechnology Phần 2: Thực thi mô phỏng STEP-BY-STEP trên QuestaSim trong chế độ BATCH
มุมมอง 6924 ปีที่แล้ว
#VLSITechnology Phần 2: Thực thi mô phỏng STEP-BY-STEP trên QuestaSim trong chế độ BATCH
#VLSITechnology Phần 1: Tổng quan về QuestaSim và các bước cơ bản để chạy mô phỏng trong batch mode
มุมมอง 1.2K4 ปีที่แล้ว
#VLSITechnology Phần 1: Tổng quan về QuestaSim và các bước cơ bản để chạy mô phỏng trong batch mode
#VLSITechnology [VLSIE002] Bài 4 - Kiểu dữ liệu: Kiểu nguyên (Integer) | SystemVerilog for Synthesis
มุมมอง 1.2K4 ปีที่แล้ว
#VLSITechnology [VLSIE002] Bài 4 - Kiểu dữ liệu: Kiểu nguyên (Integer) | SystemVerilog for Synthesis
#VLSITechnology - Phần 3 - Định dạng file VCD và cách tạo một file VCD để mô tả waveform
มุมมอง 3294 ปีที่แล้ว
#VLSITechnology - Phần 3 - Định dạng file VCD và cách tạo một file VCD để mô tả waveform
#VLSITechnology Phần 2 - Ví dụ về việc tạo file waveform VCD và cách dùng phần mềm GTKwave
มุมมอง 5694 ปีที่แล้ว
#VLSITechnology Phần 2 - Ví dụ về việc tạo file waveform VCD và cách dùng phần mềm GTKwave
#VLSITechnology Phần 1 - Làm thế nào để tạo ra file waveform định dạng VCD bằng SystemVerilog
มุมมอง 1.1K4 ปีที่แล้ว
#VLSITechnology Phần 1 - Làm thế nào để tạo ra file waveform định dạng VCD bằng SystemVerilog
chào a, e cài questa sim theo blog hướng dẫn của a mà k thấy file license.txt đâu cả khi chạy MentorKG.exe. Mong a giúp đỡ ạ. Em cảm ơn.
chào a, cho e hỏi cầu axi_apb thì trong thực tế thường dùng phiên bản axi lite đúng k a. Em cảm ơn.
chào a, cho e hỏi task có thể dùng để mô tả mạch tuần tự không ạ (có thể synthesis được k ạ)? em cảm ơn.
chào a cho e hỏi, các cầu nối axi_apb, apb_uart, apb_spi có độ khó như nhau khi tìm hiểu và thiết kế đúng không a. Em cảm ơn.
@@ngocmanprocoder theo anh, apb_uart là dễ nhất trong 3 cái. Về thuật ngữ, ít ai gọi apb_uart và apb_spi là cầu nối (bridge) mà đây là các ngoại vi (peripheral) có giao tiếp bus APB
Em chào anh ạ, hiện tại em đang muốn theo hướng FPGA design thì em không biết để đi thực tập thì nên trang bị những kiến thức cơ bản nào ạ. Em cảm ơn ạ.
@@mốc_38 Về cơ bản, thì em cần biết lý thuyết về mạch số và design nói chung. Sau đó tối thiểu cần hiểu rõ FPGA là gì? Sử dụng 1 tool với kit FPGA nào đó để hiểu flow design trên FPGA. nguyenquanicd.blogspot.com/2018/08/q-muon-lam-ve-linh-vuc-thiet-ke-vi-mach.html?m=1
mình cũng đang theo hướng FPGA mà coi vẻ kiếm chỗ thực rất ít, xin vào thì toàn yêu cầu có kinh nghiệm
Em chào anh Quân ạ, hiện em đang theo hướng Physical Design em không biết PD có cơ hội việc làm và phát triển lâu dài không anh ạ? Vì em sợ sự phát triển quá nhanh của AI cũng ảnh hưởng một phần đến vị trí PD trong tương lai ạ. Em cảm ơn anh!
@@minhkhoiphan5991 Em không cần lo về việc này, giờ chưa phải lúc AI thay thế hoàn toàn kỹ sư, cứ tập trung học và làm. Khi có sự chuyển đổi thì các kỹ sư cũng sẽ tiêp thu và học các kiến thức mới để sử dụng AI hiệu quả.
Chào a, e cần làm project j để áp dụng giao thức này a, axi_apb đc k ạ. Em cảm ơn.
@@ngocmanprocoder Em làm cầu chuyển đổi giữa AXI2APB cũng được
@@VLSITechnology cái này làm đề tài khóa luận tốt nghiệp đc k a, hay phải thêm j nửa ạ. Em cảm ơn.
@@ngocmanprocoder Anh thấy cái này quá nhỏ để làm đề tài tốt nghiệp.
Tại sao ta cần dùng strobes ạ, nếu không có strobes nó nhận data thì nó write all data to register thì cũng được, vậy tại sao phải tạo ra strobes? mong anh giải đáp, em cảm ơn
em mới tốt nghiệp cấp 3 có học được không ạ ad, tại em muốn tìm hiểu về ngành này một cách cặn kẽ (học gì, cần những gì, và sau này ra làm gì), em cảm ơn ad ạ
Em tham khảo cái này nha. nguyenquanicd.blogspot.com/search/label/job?&max-results=5
@@VLSITechnology em cảm ơn ad ạ
Quá hay
em đọc trên mạng thấy nói rằng APB protocol là giao thức bất đồng độ, nhưng em vẫn thấy nó hoạt động theo clk hệ thống, s lại gọi là bất đồng bộ. Anh giải thích giúp e vs. Em cảm ơn.
Em gửi anh cụ thể link, tài liệu nói về cái này. Anh cần biết hoàn cảnh cụ thể của câu nhận xét
Chào a, e đã chạy code lifo phiên bản 1 mà a chia sẻ. Em có câu hỏi nhờ a giải đáp, sau khi ghi xong, next_pointer có giá trị 16, 17 nằm ngoài sức chứa của lifo (0-15), nhưng data_out nó gửi ra 0000, 0001. Trường hợp này là s v a. Em đc code r nhưng vẫn chưa hiểu tại s như thế. Cảm ơn a
Anh ơi cho em hỏi thời gian cổng truyền T0 và T2 bắt đầu đóng cho đến khi đóng hoàn toàn có phải là rise time k a. Em cảm ơn.
chào a, a giải thích lại tại sao flip flop nhận input ở cạnh lên, chứ không phải khi đang ở mức logic '1' như chốt. Cảm ơn a.
Trong video đã có giải thích vấn đề này, em hãy xem side nói về hoạt động của FF theo cạnh lên clock. Chú ý đế cấu trúc của FF kaf 2 latch mắc nối tiếp.
cho em xin slide bài giảng với ạ
anh ơi video của a phần âm thanh cứ 4-5 giây lại mất 2-3 giây nghe rất không ổn. A xem fix được ko ạ
Cái này em tạm đọc thêm nội dung trong slide, vấn đề ở chỗ thu âm nên lần tới anh sẽ điêif chỉnh lại sau. Có gì ko rõ em cứ hỏi
Dạ anh có thể giải thích cho em thêm về setuptime và hold time không ạ
th-cam.com/video/jlIaevUx1Bo/w-d-xo.htmlfeature=shared Em xem cái này.
🎉🎉🎉🎉🎉🎉❤❤❤❤
🎉🎉🎉🎉
Đây là comment góp ý từ bạn "Nguyễn Trung Dương" trên facebook. Rất rõ ràng và hữu ích, nên mình post ở đây để mọi người tham khảo. > [Nguyen Trung Duong] Khái niệm setup của a không đúng lắm, vì anh bỏ qua CLK propgation delay từ pin CLK tới T1, setup time chính xác là (propagation delay D to T1) - (propagation delay CLK to T1). Có những FF đặc biệt thì setup time có thể à zero hay negative. Thường thì Datapath delay luôn lớn hơn clock path delay tới T1 nên ta luôn thấy setup luôn positive.
1 khóa học chất lượng, cảm ơn anh và VlSI Technology
cảm ơn anh và đội ngũ...
mình trái ngành, chưa học ngôn ngữ lập trình và chưa học điện - điện tử quyết tâm học ngành này có được không ?
Trường hợp của bạn, mình nghĩ bạn cần bỏ 1 đến 2 năm tìm hiểu và học tập chuyên sâu trước khi bắt đầu làm thực sự. Hiện tại, hầu hết các cty không ưu tiên nhận thực tập hay fresher hoàn toàn trái ngành vì nếu cần các sinh viên năm 3, năm 4 và các bạn mới ra trường chuyển về kỹ thuật vẫn được ưu tiên cao hơn vì dù sao các bạn này cũng có kiến thức cơ bản và dễ dàng đáp ứng công việc.
@@VLSITechnology học hết bài giảng của bạn thì mình đạt tới mức thực tập sinh chưa ạ
@@MinhNgoc-bm6ei Cái này còn tùy vào mức độ bạn hiểu và áp dụng được đến đâu nữa. Để kiểm chứng khả năng bạn có thể chọn 1 chủ đề (đề tài) thiết kế 1 cái gì đó. Bạn thử làm spec -> coding -> kiểm tra/mô phỏng xem có ra kết quả như mong muốn chưa. Nếu kết quả tốt, bạn có thể tin rằng bạn đã có các kiến thức cơ bản để thực tập chuyên sâu hơn.
@@VLSITechnology cảm ơn bạn rất nhiều đã tư vấn
Rất hay và dễ hiểu. Tuy nhiên, tốc độ có vẻ hơi chậm, mình x2 tốc độ video rồi mà vẫn cảm thấy bị chậm. Anw, cảm ơn anh rất nhiều vì khóa học ah
Em chào anh, em chuẩn bị đi phỏng vấn internship ở 1 cty vi mạch. Em có ý định apply vào vị trí RTL Design & Design Verification, anh cho em hỏi khi phỏng vấn người phỏng vấn có xu hướng hỏi thêm ở những bước sau của quy trình thiết kế vi mạch như Layout Design không ạ hay chỉ chú trọng vào vị trí mà em đang ứng tuyển thôi ạ. Em cảm ơn anh.
Chào em, nhìn chung mỗi công ty, mỗi nhóm làm việc sẽ có cách và phương pháp và yêu cầu khác nhau khi phỏng vấn. Việc các mức độ câu hỏi phỏng vấn đi đến đâu là tuỳ vào hoàn cảnh lúc trực tiếp phỏng vấn. Vì vậy, việc phỏng vấn là rất linh động. Tuy nhiên, việc phỏng vấn cho vị trí RTL Design và DV thì tất nhiên những kiến kiến thức và kinh nghiệm liên quan đến Design và DV phải là trọng tâm và chiếm trọng số chính, còn công việc liên quan đến back-end chỉ chiếm trọng số phụ. Việc hỏi đến các kiến thức back-end có thể rơi vào 1 trong các trường hợp như sau: 1/ Em đã có học qua và có kinh nghiệm về phần này, và nó thể hiện trong CV mà em ứng tuyển thì người phỏng vấn cũng muốn biết em đã làm gì và hiểu biết đến đâu 2/ Em trả lời quá xuất sắc và người phỏng vấn muốn mở rộng thêm các kiến thức của back-end mà có liên quan trực tiếp đến công việc của design hoặc DV (một số công việc của design và DV cần có các kiến thức của back-end) ... Tóm lại, em không cần cố phán đoán xem người pv hỏi gì mà cần xem mình đang có kiến thức và kinh nghiệm gì, và hãy chuẩn bị chắc chắc những điểm mà em đã ghi trong CV.
@@VLSITechnology Dạ em cảm ơn anh nhiều. Mấy hôm nay em cũng đang tìm hiểu thêm nhiều kiến thức mới ạ. Tuy nhiên, trên trường các khóa học phần cứng có cả MCU ioT và VLSI chỉ có 2 khóa và em cũng chỉ có 2 project ở 2 môn này là liên quan đến VLSI, không biết em có thể để thêm những project liên quan đến phần cứng khác vào không anh nhỉ? Em cảm ơn anh nhiều ạ.
@@binhvunam2019 Về cơ bản em càng học thêm thì càng tốt, hiện tại tỷ lệ cạnh tranh cao, các bạn có định hướng tốt, chuyên sâu sẽ luôn có lợi thế
Dạ em cảm ơn anh nhiều ạ
cảm ơn anh ạ
Video bổ ích quá, cảm ơn anh về những chia sẻ đầy tâm huyết ạ! Hóng nhiều bài hơn về các giao thức AMBA, về cả lý thuyết và implementations ạ!
anh ơi mình có thể mua cuốn sách ở đâu được ạ
Em có thể mượn ở thư viện của các trường đại học để photo nha.
cám ơn chia sẻ của a nhiều lắm
<333333
A ơi, anh cho em xin slide trong khóa học được không ạ
Em có thể tải ở đây. www.mediafire.com/file/z6x734ivn8wm6yz/VLSITechnology_VLSIE001_pdf.rar/file
@@VLSITechnology vâng, em cảm ơn anh. Em tải được rồi ạ
Theo em thì không thể kết nối APB3 slave với APB2 Bridge vì ở APB3 sẽ có thêm 2 tín hiệu từ phía slave, còn APB4 slave kết nối được với APB3 Bridge vì 2 tín hiệu mới ở APB4 là từ phía Bridge nên khi slave sử dụng APB4 có thể không quan tâm được 2 tín hiệu kia.
Em có thể nói rõ hơn ý kiến này, 2 tín hiệu em nói đến là gì? Và nếu ko quan tâm thì sẽ kết nối như thế nào ko?
@@VLSITechnology Với em thì tại trường hợp APB3 slave với APB2 Bridge, ở APB3 slave sẽ có thêm 2 tín hiệu là PSLVERR nhằm để báo quá trình transfer không thành công và PREADY dùng để mở rộng quá trình transfer. Ở phía APB2 Bridge lại không có kết nối với 2 tín hiệu này nên sẽ ảnh hưởng đến quá trình hoạt động giữa hai bên, ví dụ như APB3 muốn mở rộng transfer bằng cách kéo PREADY xuống thấp nhưng APB2 không biết nên kết thúc quá trình này sớm hơn.
@@VLSITechnology Còn ở trường hợp APB4 slave kết nối APB3 Brigde, APB4 có thêm 2 tín hiệu mới là PSTRB và PPROT, tuy nhiên hai tín hiệu này chỉ ừ Brigde nên APB4 slave sẽ không sử dụng trong quá trình transfer. Còn về kết nối thì em vẫn chưa nghĩ chính xác là như nào, do APB3 Bridge có thể kết nối đúng các tín hiệu với APB4 slave nên 2 tín hiệu trên không kết nối với cái gì.
Nếu e không học đại học chỉ học ngoài thì có khả năng đi làm đc không ạ.
Chào em, có một thực tế là các cty luôn kiểm tra bằng cấp liên quan, nhìn chung anh thấy các cty sẽ chấp nhận các bạn học vi mạch,, điện tử, viễn thông, khka học máy tính, công nghệ thông tin, ... Đối với vị trí fresher thì lại càng kiểm tra kỹ vấn đề này. Về nguyên tắc tbmhif em vẫn có cơ hội nhưng có lẽ rất khó khăn vào thời điểm này.
A ơi cho e hỏi nếu theo vi mạch thì mình nên hc từ verilog đến vhdl r system verilog system c hả anh em chưa có nhiều kiến thức mong anh trả lời giúp em ạ
Về ngôn ngữ thì em có thể học luôn System Verilog vì nó đã bao gồm verilog. VHDL thì hầu như không dùng ở các cty có ở VN hiện tại.
@@VLSITechnology dạ vâng em cảm ơn anh
sao chỗ input của module thầy không khai báo kiểu dữ liệu cho clk, rst_n, s_in vậy thầy nếu em khai báo bằng reg thì đúng không mong thầy rep <3
Câu 1: Theo em 89 là số không dấu. Câu 2: -4'sb1001 sẽ được hiểu là 7, tuy nhiên khi tổng hợp sẽ ra 10111 và cần 5 bit lưu do 's chỉ là cách hiểu chứ không ảnh hưởng tới giá trị phía sau.
Em chào anh, em đã xem qua khóa VLSI001 và 002 của anh, nhờ sự hướng dẫn kỹ càng của anh thì em em nắm được kiến thức rất dễ, nhưng để có thể làm được trong ngành thì em nghĩ mình cần một môi trường để trãi nghiệm nhiều hơn. Tuy nhiên có một số khó khăn khi chuyển từ ngành khác sang là điểm trừ về độ tuổi (em năm nay 26), kinh nghiệm về ngành gần như bằng không. Như anh đề cập trên video về những kinh nghiệm cho người muốn chuyển ngành thì em thắc mắc liệu cơ hội của tụi em có thấp lắm không ạ? Em cảm ơn những chia sẻ của anh rất nhiều, chúc anh và gia đình nhiều sức khỏe.
Thực tế, em đang đề cập đúng vấn đề là độ tuổi của em. Tuy nhiên nếu em muốn chuyển ngành thì hai hướng em có thể lựa chọn, xin thực tập 1 vài tháng ở cty nào đó để học tập và kiểm tra năng lực, hoặc xin làm như fresher với số năm kinh nghiệm gần như là 0. Nếu em có thể tìm được 1 teong hai vị trí này và cố gắng cày tối thiểu 1 đến 2 năm thì sau đó sẽ kk làn vấn đề nữa. Em chịu khó lên internet tìm hiểu các cty tuyển dụng 2 vị trí trên và thử sức. Nhưng chú ý, với 2 vị trí trên thì yêu cần quan trọng là em phải vững các kiến thức cơ bản về ngành này.
@@VLSITechnologyem cảm ơn sự định hướng của anh, thứ mà e đang rất cần ở hiện tại. Hi vọng sau này am hiểu hơn về ngành vi mạch thì e sẽ trao đổi với a được nhiều hơn. Chúc mừng năm mới.🎉
ở Mealy Waveform em nghĩ state sẽ là: IDLE -> IDLE -> IDLE thay vì trong vid là IDLE -> D0 -> IDEL đúng không ạ?
Chào em s_in là 010, trạng thái hiện tại sẽ chuyển theo cạnh lên xung clk nên sẽ là D0(T1)-->IDLE(T2)->D0(T3)
@@VLSITechnology cám ơn anh ạ
Video rất bổ ích ạ Anh làm tiếp về phần exclusive access đi ạ
[17/12/2023] Đính chính: Ở cuối video, mình có nói việc, từ phiên bản AXI4 trở về sau thì việc gửi WDATA trước khi gửi address trên AW là không đúng. Việc gửi WDATA trước khi gửi address vẫn được chấp nhận.
Anh có thể làm thêm phần Exclusive access ở AXI 4 được không ạ ? Với mở rộng thêm thứ tự bắt tay của một transaction được không anh ?
Hi, Exclusive access chắc chắn sẽ có, còn thứ tự bắt tay em nói ý là gì?
@@VLSITechnology dạ phần về mối quan hệ phụ thuộc vào các tín hiệu handshake , trong đặc tả nó ở phần có sơ đồ mà có mũi tên đơn với mũi tên kép ấy ạ .
Anh có thể chia sẽ thêm về kiến trúc của bus interconnect. Cảm ơn anh đã chia sẽ, video rất hữu ích cho anh em trong nghề
@@thuatdientu OK em, anh sẽ suy nghĩ về chủ đề này
@@huynhquochao521 OK, anh sẽ nói về các mục này
Cám ơn về kiến thức của anh. Rất tóm gọn và đẩy đủ, dễ hiểu.
Topic này rất hay anh ạ! Cảm giác đang cùng a đọc specs, được a giải thích, định hướng cách đọc specs và chú ý những ý nhỏ nhưng rất hay. Có điều e thấy đọc spec gặp mấy đoạn mơ hồ khó hình dung, e thường lên gg search từ khoá để có cái nhìn visualize về nội dung đó 😅 Hóng các phần tiếp theo ạ! ❤
Fan cứng!!
không biết anh dùng openlane chưa ạ? em có lỗi về Magic DRC. nó báo em có 58000 vi phạm. em không biết sửa kiểu gì? nếu anh biết, xin giúp em với ạ
Anh chưa dùng bao giờ 😅
coi không hiểu thì làm sao để hiểu bây giờ hả anh ơi
Nghe cứ bị ngắt ngắt khó chịu thế
xài virtuoso cadance đc k thầy ạ ?
thanks ad !
Em chào anh ạ, em là SV mới ra trường ngành tự động, hiện em đang muốn rẽ sang ngành vi mạch. Hiện đang theo đuổi ngành nên em chưa đi làm và đang bị trì trệ, anh cho em hỏi nếu em cố gắng theo đuổi thì nhà tuyển dụng có đánh giá thời gian tốt nghiệp ko ạ, ví dụ nếu tốt nghiệp lâu quá ( khoảng hơn 6 tháng - 1 năm ) thì còn cơ hội theo đuổi ngành không ?
Em có lý do là đầu tư học tập nên không phải là vấn đề, quan trọng là em cần thể hiện được sự hiệu quả của việc em học như thế nào khi phỏng vấn.
7 tháng trôi qua rồi tình hình sao rồi ông, tôi ccungxbackground tự động
@@ThienHo-mj2ln tôi cũng tự động, ông đi pv ở đâu chưa
@@khoaphamdang6515 chưa ông còn đang đi dự án SCADA